登录
首页 » VHDL » SPI的核心源代码,verilog

SPI的核心源代码,verilog

于 2022-01-25 发布 文件大小:13.57 kB
0 79
下载积分: 2 下载次数: 1

代码说明:

Verilog for SPI Core source code

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Fun little FPGA that plays a portion of Habanera
    Fun little FPGA that plays a portion of Habanera
    2022-03-20 13:10:02下载
    积分:1
  • CAN--for-FPGA
    FPGA控制SJA1000实现CAN协议 适合深入学子FPGA的学生 很不错(FPGA control the SJA1000 CAN protocol for in-depth realization of the students are very good students FPGA)
    2011-04-19 18:51:12下载
    积分:1
  • Archive
    TASKS OF TWO TYPES CAN BE RUN FOR EVERY 2 MIN.
    2012-11-14 15:12:43下载
    积分:1
  • dds
    基于DDS的信号源设计(包括三角波、正弦波、方波)(Design of signal source based on DDS)
    2018-01-01 18:06:51下载
    积分:1
  • SPI的VHDL程序,经过quartus验证的,不错!
    SPI的VHDL程序,经过quartus验证的,不错!-SPI of the VHDL program, after verification quartus, yes!
    2022-12-07 04:00:03下载
    积分:1
  • VendingMachine
    VHDL Vendingmachine source
    2013-11-02 06:19:46下载
    积分:1
  • loop
    对锁相环路的仿真,二阶环的仿真与分析都可以通过这个文件来到完成(Simulation of PLL, second-order loop simulation and analysis can be completed by the adoption of the document came)
    2008-12-17 23:00:35下载
    积分:1
  • adder
    This the adder VHDL code, it contains input and output fild, also simulate file-adder
    2022-06-21 18:48:32下载
    积分:1
  • mips3
    Modelsim+DC开发的4级流水线结构的MIPS CPU(mips 4level cpu)
    2020-08-08 11:18:30下载
    积分:1
  • 基于fpga的多功能数字时钟的实现,已经编译过了,绝对可行
    基于fpga的多功能数字时钟的实现,已经编译过了,绝对可行-fpga-baseed clock
    2022-02-04 17:16:32下载
    积分:1
  • 696518资源总数
  • 105549会员总数
  • 12今日下载