-
VHDL_ 两个电路计数上 / 下液晶显示语言 VHDL (海 mạch đếm lên/xuống hiển 施耐液晶 bằng ngôn ngữ VHDL)
VHDL_ 两个电路计数上 / 下液晶显示语言 VHDL (海 mạch đếm lên/xuống hiển 施耐液晶 bằng ngôn ngữ VHDL)
- 2022-02-03 20:36:30下载
- 积分：1
-
DA(AD768)
AD768产生锯齿波的源码，DA转化的最基本操作。(AD768 sawtooth source code, the basic operation of DA conversion.)
- 2014-03-19 09:39:54下载
- 积分：1
-
VHDL Checkers Implementation
by
Ibrahim Elbouchikhi
Amir Nader
VHDL Checkers Implementation
by
Ibrahim Elbouchikhi
Amir Nader-Tehrani
-
VHDL Checkers Implementation
by
Ibrahim Elbouchikhi
Amir Nader-Tehrani
- 2022-06-13 17:00:51下载
- 积分：1
-
Project7_5
基于fpga状态机的交通灯设计，亮灯时间自己修改，程序简单易懂。(Traffic light design based on FPGA state machine, light time self-modifying, the program is simple and easy to understand.)
- 2020-06-18 04:00:01下载
- 积分：1
-
AD9914原理图和gerber以及BOM表
说明： DDS VHDL include everything of dds
AD9914
- 2019-06-03 09:40:52下载
- 积分：1
-
Verilog版的C51核(OC8051)
Verilog版的C51核(OC8051)-Verilog version of the C51 core (OC8051)
- 2022-04-30 06:36:25下载
- 积分：1
-
CycloneIIFPGA chip
基于cycloneIIFPGA芯片Ep2c5t144c8的解调程序，用VHDL语言生成-CycloneIIFPGA chip-based demodulation Ep2c5t144c8 procedures, using VHDL language generation
- 2023-05-02 05:35:04下载
- 积分：1
-
FPGA的并行流水线的AES-GCM核心100G以太网应用
应用背景在本文中，我们提出了一种高效的设计方法在可重构硬件设备中实现GCM结合认证加密AES。由于四AES内核和四binaryfield复制我们能演示如何打破该100Gbps的速度必将在FPGA。为了减少的在Ghash操作关键路径，四级流水线已被插入在广发（2128）乘法。这个最后的GCM的架构依赖于一个4×4建筑实现了在Xilinx Virtex-5器件119gbps。关键技术即将推出的IEEE以太网标准的重点将提供的数据传输带宽的100Gbit /美国目前，最快的加密原始批准的美国国家标准与技术研究所，结合数据加密和身份认证，是伽罗瓦/计数器模式（GCM）操作。如果可行性，提高速度的GCM到100Gbit/s的ASIC技术已经表明，在GCM FPGA实现安全100G以太网网络系统出现了一些重要的结构问题。在本文中，我们报告一个高效的FPGA架构该模式结合AES分组密码。与四流水线并行AES-GCM芯我们可以要达到新的以太网标准要求的速度。此外，时间关键二进制字段乘法的认证过程依赖于四个流水线2 Karatsuba—人乘子。
- 2022-04-01 01:49:49下载
- 积分：1
-
有限状态机 — FSM
有限状态机是指输出取决于过去输入部分和当前输入部分是时序逻辑电路。在有限状态机中，状态寄存器的下一个状态不仅与输入信号有关，而且还与该寄存器的当前输入有关，因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一中组合。下面代码是哈工大计算机学院CPU设计中关于有限状态机部分的代码。
- 2022-07-18 13:01:32下载
- 积分：1
-
QPSK_demod
说明： QPSK的解调程序，采用Verilog编写而成(QPSK demodulation program, written by Verilog)
- 2020-02-29 19:51:38下载
- 积分：1
