登录
首页 » VHDL » 用max+plusII编写的vhdl程序 乒乓球游戏机

用max+plusII编写的vhdl程序 乒乓球游戏机

于 2022-03-04 发布 文件大小:14.21 kB
0 158
下载积分: 2 下载次数: 1

代码说明:

用max+plusII编写的vhdl程序 乒乓球游戏机-with max plusII vhdl procedures for the preparation of the table tennis game

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • MATLABwaveanalysis
    小波分析wave analysiswave analysiswave analysis(wave analysiswave analysis)
    2009-12-16 10:56:09下载
    积分:1
  • 我用VHDL写的正弦,用FPGA内部ROM,有仿真testbench,在quartus里可以运行。在板子里已经验证...
    我用VHDL写的正弦,用FPGA内部ROM,有仿真testbench,在quartus里可以运行。在板子里已经验证-I used to write VHDL sinusoidal, using FPGA internal ROM, has simulation testbench, you can run in Quartus. Yard has already been verified in the plates
    2022-07-25 14:12:00下载
    积分:1
  • 最近组长给分配的任务,这几天一直在做,比较郁闷的是用的器件是XC400XL系列的,只有ISE4.1支持,用惯了7.1i的我还是要适应一阵子(关键4.1是一个试用...
    最近组长给分配的任务,这几天一直在做,比较郁闷的是用的器件是XC400XL系列的,只有ISE4.1支持,用惯了7.1i的我还是要适应一阵子(关键4.1是一个试用版的)。挺折腾的,不说了,放上顶层模块:-。。。
    2022-04-28 08:18:32下载
    积分:1
  • TMDXEVM6678L_EVM_A101-1_GBR
    TMS320C6678 EVM TMS320C6678 EVM GOOD(TMS320C6678 EVM GOOD TMS320C6678 EVM GOOD)
    2013-08-15 08:50:26下载
    积分:1
  • First_conv
    mimo—ofdm线性卷积,实现输入的800位宽的数据同两个序列的卷积(Mimo- ofdm linear convolution 800 bits wide input data with the convolution of two sequences )
    2013-03-30 09:18:56下载
    积分:1
  • CLZ32
    针对32位MIPS微处理器中CLZ指令(对单个字高位连零进行计数)的实现电路,使用了类似于超前进位的逻辑结构。包含测试文档,以及Design Compile所用的环境和脚本。(The CLZ instruction counts the number of leading zeros in a word. The 32-bit word in the GPR rs is scanned from most-significant to least-significant bit.The number of leading zeros is counted and the result is written to the GPR rd. If all 32 bits are cleared in the GPR rs, the result written to the GPR rd is 32. )
    2021-03-31 19:39:08下载
    积分:1
  • E VHDL数字电路设计
    VHDL数字电路设计的电子书,很好的学习材料-VHDL digital circuit design of e-books, very good learning materials
    2023-01-18 23:30:04下载
    积分:1
  • RANGEN
    2011年全国大学生电子设计竞赛E题“简易数字信号传输性能分析仪”fpga的控制代码,verilog编写;包括了M序列及同步时钟的提取等所有程序。(2011 National Undergraduate Electronic Design Contest E title "Simple digital signal transmission performance analyzer" fpga control code, verilog prepared including the M-sequence and synchronous clock extraction and all other programs.)
    2020-10-27 17:09:59下载
    积分:1
  • rs_encoder
    说明:  适应多个模式的rs编码,Verilog,选择对应的多项式(RS coding adapted to multiple modes.)
    2020-06-16 04:40:02下载
    积分:1
  • VHDL的循环冗余校验发生器和接收器
    VHDL cyclic redundancy check generator und receiver
    2022-01-23 11:24:26下载
    积分:1
  • 696516资源总数
  • 106459会员总数
  • 0今日下载