-
vhdl coding for Carry Select Adder
这是一个vhdl代码的进位选择加法器及其工作100%。
- 2023-08-26 17:05:04下载
- 积分:1
-
不同加法器 vhdl 代码
乘数是其中一个关键硬件块在大多数数字和高性能系统中如 FIR 滤波器、 数字信号处理器和微处理器等。随着技术的进步,许多研究者试过和正在尝试设计提供或者以下高速度、 低功耗、 规律的布局的乘数,从而较少的地区或在乘数的他们甚至组合。从而使它们适合于各种高速度、 低功耗,和紧凑的超大规模集成电路的实现。然而面积和速度是两个相互冲突的约束。所以提高速度结果总是在较大的地区。所以在这里我们尝试找出解决方案了他们两个之间的最佳贸易。一般我们所知乘法会中两个基本步骤。部分产品,然后添加。因此在这个项目中我们有第一次尝试设计不同加法器和比较它们的速度和复杂性的电路即占领的地区。
- 2022-04-20 15:21:48下载
- 积分:1
-
基于FPGA的神经网络硬件实现中的关键问题研究,适合用fpga研究神经网络的工程人员参考...
基于FPGA的神经网络硬件实现中的关键问题研究,适合用fpga研究神经网络的工程人员参考-FPGA-based hardware implementation of neural networks in the study of key issues for research with neural networks fpga reference works
- 2022-04-17 01:07:47下载
- 积分:1
-
keyscan
利用VHDL语言编写的4*4键盘扫描程序,经过测试,可以放心使用。(Using VHDL language 4* 4 keyboard scanning procedures, tested, safe to use.)
- 2013-09-28 21:48:45下载
- 积分:1
-
ds18b20
说明: ds18b20的Verilog程序,经测试验证可以使用。注意此版本为DALLS DS18B20而不是DS1820,注意加5K上拉电阻。(ds18b20 the Verilog process can be used to verify by testing. Note that this version rather than DALLS DS18B20 for DS1820, the attention of Canadian 5K pull-up resistor.)
- 2020-10-29 11:09:56下载
- 积分:1
-
此文件给出了一个多功能交通灯的VHDL代码实现,可作为电赛的准备材料...
此文件给出了一个多功能交通灯的VHDL代码实现,可作为电赛的准备材料-This paper gives a multi-functional traffic lights to achieve the VHDL code can be used as electric materials Cup preparations
- 2022-12-01 19:05:04下载
- 积分:1
-
DE2_NIOSII_uCOSII_2012
一个简单的UCOSII操作系统,在DE2上面调试通过(A simple UCOSII operating systems, debugging through the DE2 above)
- 2012-08-20 10:48:08下载
- 积分:1
-
ALTERA关于CCD的一些verilog程序,都通过运行无误的。
ALTERA关于CCD的一些verilog程序,都通过运行无误的。-ALTERA on a number of Verilog CCD procedures, both by running unmistakable.
- 2022-06-17 09:45:06下载
- 积分:1
-
this come from alter ,you can look and find it on line.
this come from alter ,you can look and find it on line.
- 2022-12-12 10:20:03下载
- 积分:1
-
读写FAT32文件系统的SD卡实验
资源描述该程序可以读写FAT32文件系统的SD卡。SD卡的接口现在采用IO模拟接口方式。在板子SD卡座上插上FAT32格式的SD卡,请连接下载线的JTAG接口到板子,下载fpga的SOF文件,再下载NIOSII IDE中的文件。
- 2022-02-09 20:27:01下载
- 积分:1