登录
首页 » VHDL » FIFO的Verilog程序 已在modelsim中编译通过 并且可以通过DC进行综合...

FIFO的Verilog程序 已在modelsim中编译通过 并且可以通过DC进行综合...

于 2022-03-13 发布 文件大小:59.51 kB
0 77
下载积分: 2 下载次数: 1

代码说明:

FIFO的Verilog程序 已在modelsim中编译通过 并且可以通过DC进行综合-FIFO procedures have been in the Verilog in ModelSim compiler and can be passed through the integrated DC

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • 696518资源总数
  • 104852会员总数
  • 8今日下载