网站首页

FIFO的Verilog程序已在modelsim中编译通过并且可以通过DC进行综合...

于 2022-03-13 发布文件大小:59.51 kB

 0  152

下载积分: 2 下载次数: 1

我要下载

代码说明：

FIFO的Verilog程序已在modelsim中编译通过并且可以通过DC进行综合-FIFO procedures have been in the Verilog in ModelSim compiler and can be passed through the integrated DC

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

fwwallace
wallace tree multiplier in verrilog

2013-03-19 00:15:07下载

积分：1
ht82v38 线性ccd AD转换fpga程序
ht82v38 线性ccd 16位 AD转换fpga程序VHDLHT82V26(38)是Holtek(隶属台湾盛群半导体股份有限公司)出品的专用于CCD/CIS模拟信号的处理器。当然，其也可做为通用ADC芯片使用。 HT82V38采用3.3V,5V工作电源，采用三个信道的结构（3个ADC输入通道，分别为R、G、B通道），可提供一个、两个或三个信道的操作模式供用户选择，其A/D转换器精度为16位（16bit），转换速率最高达到30MSPS。

2022-03-09 21:51:37下载

积分：1
FPGA_emif
接口模块，通过对高位地址的编码可实现在一个FPGA中配置四个独立的功能模块，每个功能模块具有一个带FIFO的输出口和13个独立的可由DSP读写的寄存器，寄存器功能可自定义。模块还包含两个全局寄存器，可实现全局复位，中断等功能。该模块以应用于实际的项目中，目前运行良好(FPGA to emif)

2020-12-04 10:59:26下载

积分：1
Regs
说明：一个小寄存器堆，使用参数化编程，附有仿真代码，可直接在vivado（2018.2版本及以后）上运行(A small register heap, using parametric programming)

2019-04-03 14:19:55下载

积分：1
I2C is a two
I2C is a two-wire, bi-directional serial bus that provides a simple and efficient method of data exchange between devices.

2022-10-23 17:25:02下载

积分：1
Manchester-code-of-VHDL-program
利用FPGA实现硬件的VHLD语言的Manchester code。(Hardware implementation using FPGA VHLD language Manchester code.)

2013-07-14 22:08:25下载

积分：1
基于FPGA的数字钟
1.设计一个具有24进制计时、显示、整点报时、时间设置和闹钟功能的数字钟，要求时钟的最小分辨率时间为1s。2.多功能数字钟系统功能的具体描述如下：计时：正常工作状态下，每日按24小时计时制计时并显示，蜂鸣器逢整点报时。校时：请点击左侧文件开始预览！预览只提供20%的代码片段，完整代码需下载后查看加载中侵权举报

2022-05-23 08:48:32下载

积分：1
vhdl 基于ADC0809 A/D转换控制器的设计实验
vhdl 基于ADC0809 A/D转换控制器的设计实验-vhdl ADC0809

2022-02-25 21:38:23下载

积分：1
固定的点复杂 FFT
固定的 128 点复杂 FFT 或 64/8/16 点

2022-02-06 02:51:48下载

积分：1
vend
自动售货机，根据所要的东西，自动收费，并进行找零(Vending machine, according to what you want to automatically charge and conduct Keep the change)

2010-01-10 16:56:54下载

积分：1

696516资源总数
106571会员总数
2今日下载

FIFO的Verilog程序已在modelsim中编译通过并且可以通过DC进行综合...

0 个回复

热门标签

热门下载

FIFO的Verilog程序 已在modelsim中编译通过 并且可以通过DC进行综合...

0 个回复

热门标签

热门下载

FIFO的Verilog程序已在modelsim中编译通过并且可以通过DC进行综合...