登录
首页 » VHDL » 这是“VHDL设计”讲稿,希望对初学者有用,

这是“VHDL设计”讲稿,希望对初学者有用,

于 2022-03-13 发布 文件大小:864.61 kB
0 112
下载积分: 2 下载次数: 1

代码说明:

这是“VHDL设计”讲稿,希望对初学者有用,-"VHDL design" script, useful for beginners, thank you! !

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 2通道ADC Ads527x的采集实现Vhdl
    2通道模数转换器的采集实现。包含VIRTEX-II 和SPARTAN-III 两种类型的FPGA元件,模数转换器件为ADS527X系列,含仿真代码。采用VHDL语音实现,具有参考价值。
    2022-01-20 23:16:05下载
    积分:1
  • ADc
    与单片机相比,用CPLD/FPGA器件更适合于直接对高速AD采样控制。本实验接口器件为ADC0809,根据ADC0809的工作时序使用CPLD产生该控制信号,CPLD启动AD转换后,得到的数据送至单片机并在PC机及数码管上显示AD转换结果。(Compared with the microcontroller, CPLD/FPGA devices more suitable for direct sampling control of high-speed AD. The interface of the experimental device for the ADC0809 ADC0809 Timing CPLD is used to generate the control signal, the CPLD to start the AD conversion, the data sent to the microcontroller and the AD conversion result on the PC and digital tube display)
    2021-03-29 11:19:10下载
    积分:1
  • 一个vhdl实现的hamming码编码器
    一个vhdl实现的hamming码编码器-an hamming coder using vhdl
    2023-02-25 17:20:03下载
    积分:1
  • Verilog digital system design tutorials, e
    Verilog数字系统设计教程,作者夏宇闻电子书籍-Verilog digital system design tutorials, e-books by XIA Yu-Wen
    2023-03-21 06:15:07下载
    积分:1
  • imports
    displayport 参考设计,可以对比自己工程做验证,另有参考设计XAPP1178未找到,采用方案为DP159 + Artix7 FPGA(xilinx displayport sink design)
    2021-01-11 16:58:50下载
    积分:1
  • DDR3_user_design
    在Xilinx开发环境ISE13.2上用MIG产生的DDR3 SDRAM控制器,里面生成了Core,可用于DDR3读写控制(On the Xilinx development environment ISE13.2 generated with MIG DDR3 SDRAM controller, which generates the Core, DDR3 can be used to read and write control)
    2012-02-02 15:16:00下载
    积分:1
  • 使用FPGA透过RS232与PC的作沟通,
    使用FPGA透过RS232与PC的作沟通,
    2022-06-19 12:31:04下载
    积分:1
  • FPGA读写SDRAM的实例
    FPGA对SDRAM进行读写测试程序,亲测有效无误。(FPGA reads and writes test programs for SDRAM.)
    2017-09-18 14:51:53下载
    积分:1
  • RS
    说明:  本文设计了基于FPGA的,用verilog HDL语言描述的在伽罗华域GF( )上的RS(6,4)编码器。在ISE软件上用verilog HDL语言分别对每个模块进行描述,然后在软件上进行编译、仿真,最终实现RS(6,4)编码,下载之后用chipscope采集数据,分析符合仿真结果,达到设计的要求。(This paper is designed based on FPGA, described by Verilog HDL language in Galois field GF () on RS (6,4) encoder. Using the ISE software Verilog HDL language for each module is described, and then compile, simulation in software, the ultimate realization of the RS (6,4) encoding, after downloading by chipscope data acquisition, the analysis with the simulation results meet the design requirements.)
    2017-08-25 17:59:14下载
    积分:1
  • demo_as32ttl1w
    可以获取各种字符,并在数码管显示出来,非常的靠谱且稳定(Various characters can be acquired and displayed on the digital tube.)
    2020-06-16 15:00:02下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载