网站首页

基于nios ii 控制altera de1 开发板上iic总线实现与at24c02通信

于 2022-03-16 发布文件大小:12.90 MB

 0  95

下载积分: 2 下载次数: 1

我要下载

代码说明：

基于nios ii 控制altera de1 开发板上iic总线实现与at24c02通信-Based on nios ii controlled altera de1 Development Board iic bus for communication with the at24c02

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

crc16_8bit.v
FPGA用于实现crc16编码的verlog源程序，用到的请下载。(FPGA is used to achieve the the crc16 the encoding of verlog source code used to download.)

2012-11-08 13:45:14下载

积分：1
简易环形FIFO的设计、简单异步串行通信接口设计等
简易环形FIFO的设计、简单异步串行通信接口设计等-verilog

2022-01-25 19:03:58下载

积分：1
8051Verilog_code
8051内核的Verilog程序实现，完成普通的单片机8051内核功能.包含综合后文件和测试文件(The 8051 kernel Verilog program complete ordinary microcontroller 8051 kernel function. Contains comprehensive post files and test files)

2021-04-14 21:38:54下载

积分：1
JOP kernel, which is the core of the core, the Chinese can not find basic inform...
JOP的内核文件，这是核心的核心，中文资料基本找不到-JOP kernel, which is the core of the core, the Chinese can not find basic information

2022-07-20 02:09:37下载

积分：1
an471
说明： FPGA PLL 分析，包括时序分析等等。。。。。。。。。(FPGA PLL Analysis)

2010-04-25 20:35:08下载

积分：1
BPSK
BINARY PHASE SHIFT KEYING

2014-08-20 17:35:44下载

积分：1
行人交通灯系统设计与7段显示

2022-08-09 10:50:36下载

积分：1
FIFO
This is a simple example of FIFO(first in and first out) module written in verilog code(This is a simple example of FIFO (first in and first out) module written in verilog code)

2013-10-04 00:41:42下载

积分：1
verilog 写的 “梁祝”乐曲演奏电路
verilog 写的 “梁祝”乐曲演奏电路-verilog wrote " The Butterfly Lovers" music concert circuit

2022-02-03 08:31:54下载

积分：1
elc_clock
verilog实践 elc_clock 电子时钟设计(Verilog design practice elc_clock electronic clock)

2008-12-10 16:06:48下载

积分：1

696518资源总数
106174会员总数
31今日下载

基于nios ii 控制altera de1 开发板上iic总线实现与at24c02通信

0 个回复

热门标签

热门下载