登录
首页 » VHDL » 用VHDL写的

用VHDL写的

于 2022-03-16 发布 文件大小:762.84 kB
0 95
下载积分: 2 下载次数: 1

代码说明:

用vhdl写的-using VHDL write

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • A clock procedures, as well as stopwatch, I feel pretty good, there is a need to...
    一个时钟程序,还有跑表,感觉相当不错的,有需要就下载吧-A clock procedures, as well as stopwatch, I feel pretty good, there is a need to download it
    2022-03-12 05:29:00下载
    积分:1
  • 量化核心的FPGA实现
    应用背景转换后的8´8块现在由64个DCT系数。第一个系数F(0,0)是直流分量和其他63个系数交流元件。直流分量F(0,0)是基本和64像素输入8´8像素块乘以缩放因子(1 / 4)C(0)C(0)= 1 / 8如图3为(美国,五)。和公司;及;及;及;及;及;及;及;及;压缩过程中的量化的变换系数。每一个64个DCT系数进行均匀量化。64量化步长对64个DCT系数量化参数形成一个8´8量化矩阵。每个在量化矩阵中的元素是1和255之间的整数。每个DCT系数F(u,v)除以相应的量化步长参数q(u,v)在量化矩阵,并将其为最近的整数:关键技术量化过程在JPEG图像压缩的关键作用。它是消除在原始图像中出现的高频率的过程。我们这样做,是因为这样的事实,眼睛是更敏感的低空间频率比更高的频率。这是通过除以值在高具有较大值的向量(更高频率的振幅)的索引比的值除以较低的频率的幅度。的在量化表中更大的值是由这个引入的更大的错误有损过程,视觉质量越小。和公司;及;与;与;与;与;与;与;与;与;与;事实是,在大多数图像中的颜色变化缓慢从一个像素到另一个。所以,大多数图像将有少量的高细节,少量的高空间频率,并拥有大量的图像信息中包含的低空间频率。
    2022-12-21 07:30:04下载
    积分:1
  • 可配置CRC参考设计 xilinx提供的VHDL
    可配置CRC参考设计 xilinx提供的VHDL-configurable CRC reference design for Xilinx VHDL
    2022-01-23 10:27:39下载
    积分:1
  • Continuous_acoustic_emission_board
    说明:  多通道连续声发射数据采集,每个通道最大5M,采用verilog编程,内部用状态机。(Multichannel continuous acoustic emission data acquisition, each channel up to 5M, using Verilog programming, internal state machine.)
    2020-06-25 13:00:01下载
    积分:1
  • 7。对于输入密码锁的关键,假设七个林后重置…
    7对于进入密码锁的按键,假设复位后七个灯显示" 0",而使用sw5、sw6 2,则只要按下并松开sw5后七个灯就显示" 5",而只要按下并松开sw6,七个灯就正确显示值" 6
    2022-08-08 20:59:23下载
    积分:1
  • dianzhen
    如果需要用verilog设计一项比较简单的功能,那么这个浅显易懂的程序能让你很快明白点阵的设计方法,尤其是对那些初学者(If you need to use a relatively simple verilog design features, then this easy to understand design of the program allows you to quickly understand the lattice method, especially for those who are beginners)
    2014-01-16 16:13:53下载
    积分:1
  • kalman filter
    图书馆IEEE;
    2023-04-02 19:00:03下载
    积分:1
  • lab12_design_files
    des code source vhdl sur fpga
    2016-03-29 08:09:05下载
    积分:1
  • 基于FPGA的数字钟设计
    基于FPGA的数字钟的设计,外部时钟32MHz,通过分频器得到秒脉冲,用于正常工作时的计数脉冲。通过分频还得到一个5ms的脉冲,用于按键的消抖(具体原理可见程序)。输入的信号有三个:1.时钟信号2.校时模式设置按键3.校时调整按键,输出通道6位数码管。共有:校时模块,24计数的小时计数模块,60计数的分钟计数模块,60计数的秒钟计数模块。
    2022-04-01 05:03:17下载
    积分:1
  • VHDL洗衣机控制器
    VHDL 洗衣机程序,可实现定时、报警、洗衣,脱水等等功能。底层为VHDL文件,顶层为电路图连接
    2023-07-12 00:20:04下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载