网站首页

用vhdl做的计算机组成原理课程设计的资料，实现加法运算，进行求和，仿真实例等资料！...

于 2022-03-18 发布文件大小:828.49 kB

 0  133

下载积分: 2 下载次数: 1

我要下载

代码说明：

用vhdl做的计算机组成原理课程设计的资料，实现加法运算，进行求和，仿真实例等资料！-Vhdl to do with the computer information on the composition of curriculum design principles to achieve the addition operation, a sum, simulation examples, etc.!

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Verilog语法
说明： Verilog语法教程，适合初学者，详细(Verilog instruction book)

2019-05-04 16:07:18下载

积分：1
buffer for in/out data.
buffer for in/out data.

2023-02-22 20:05:04下载

积分：1
VHDL实现CDMA
应用背景数字码分多址CDMA。在允许多用户同时发送和接收使用单通道。发射机和接收机同步合成进行使用VHDL工具显示在系统和整体的速度增加；对CDMA系统的功率消耗将减少误差不应介绍系统。关键技术该组件在接收端实现了探测器单元。该组件是由7位比较器和7位串行输入并行输出寄存器（知识产权局）。比较器工作在除以七钟和国家知识产权局工作在主时钟速率。框图或接收器组成如图所示。这是一个特殊的组成部分包括两个时钟周期，然后声称其输出端口的高。组件在输出部分提供必要的同步。然后在接收的PN序列和数据是不同的输入比特S0，S1，S2将相互匹配和同步发射机与接收机之间在CDMA系统。

2022-03-18 12:29:43下载

积分：1
s5pv-u-boot-LCD-display
s5pv-u-boot-2011.06之增加LCD显示功能(s5pv-u-boot-2011.06 Increase LCD display function)

2013-03-14 09:45:18下载

积分：1
pprobar
ES A PRACRICA 2 DEL LABORATORIO DE DIGITAL

2013-12-09 04:26:42下载

积分：1
BPSK
FPGA实现BPSK调制，带Modelsim仿真，实际系统测试通过，载波信号，调制波信号频率可调(FPGA implementation BPSK modulation with Modelsim simulation, the actual system test, the carrier signal, modulated wave signal frequency adjustable)

2020-10-30 22:09:56下载

积分：1
relay_test
Simple relay trigger

2015-01-28 12:16:35下载

积分：1
basys3_timing
基于Basys3的数字钟实例，主要用于Basys3、vivado开发环境入门。源码使用VerilogHDL(Based on digital clock instance Basys3, mainly for Basys3, vivado development environment started. Use Code VerilogHDL)

2016-03-06 11:08:18下载

积分：1
shape
基于FPGA的成型滤波器的代码，里面内附激励文件，使用verilog编写(FPGA-based shaping filter code, which included incentives files using verilog write)

2014-06-05 16:52:06下载

积分：1
Configurable cpu core that supports Z80, 8080 and gameboy instruction sets
Configurable cpu core that supports Z80, 8080 and gameboy instruction sets

2023-04-10 04:00:03下载

积分：1

696516资源总数
106415会员总数
3今日下载

用vhdl做的计算机组成原理课程设计的资料，实现加法运算，进行求和，仿真实例等资料！...

0 个回复

热门标签

热门下载