登录
首页 » VHDL » 3-8译码器实验

3-8译码器实验

于 2023-05-23 发布 文件大小:148.56 kB
0 84
下载积分: 2 下载次数: 1

代码说明:

3-8译码器实验,用三个拨码开关控制8个LED中某一个点亮

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 巴克内尔Verilog手册
    Bucknell Verilog Manual
    2022-02-02 15:04:14下载
    积分:1
  • ldpc_decoder_802_3an
    802.3an ldpc码编码、译码设计,使用VERILOG hdl语言编写,包括测试代码,(802.3an ldpc code encoding, decoding the design, use of language VERILOG hdl, including test code,)
    2021-02-14 15:29:49下载
    积分:1
  • multiplier
    32位乘以32位乘法器,由datapath 和控制中心组成,输出64位结果(32bits by 32 bits multiplier )
    2012-03-26 11:55:39下载
    积分:1
  • AD9226 fpga
    希望有用。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
    2022-04-24 05:02:21下载
    积分:1
  • 这是一个HDB3的译码器,实现从HDB3双极性码到高低电平二值序列的转化...
    这是一个HDB3的译码器,实现从HDB3双极性码到高低电平二值序列的转化-This is a decoder of the HDB3, HDB3 bipolar from high-low-level code to the conversion of binary sequences
    2022-03-23 10:36:34下载
    积分:1
  • vb3draw
    这是一个讲究的的 介绍VB在犀牛软件里的 很好的东西 你会满意的 相信我(you will be glad)
    2013-11-28 14:32:37下载
    积分:1
  • 01_基于ZYNQ的FPGA基础入门
    说明:  VIVADO SOC 使用文档 基于zynq 7020(vivado soc example text of zynq)
    2020-06-17 12:00:01下载
    积分:1
  • debounce
    FPGA按键延时模块,产生key_value和key_flag 可直接例化调用(The key delay module of FPGA)
    2020-06-22 04:20:02下载
    积分:1
  • 8aqm-string-and-convert-vhdl-program
    8aqm调制串并转(1:3)换部分vhdl程序(8aqm string and convert vhdl program)
    2011-01-20 18:31:26下载
    积分:1
  • BPSK
    FPGA实现BPSK调制,带Modelsim仿真,实际系统测试通过,载波信号,调制波信号频率可调(FPGA implementation BPSK modulation with Modelsim simulation, the actual system test, the carrier signal, modulated wave signal frequency adjustable)
    2020-10-30 22:09:56下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载