-
用NiosII实现的数字钟，经过本人测试运行正常，开发环境：QuartusII6.0和NiosII IDE6.0...
用NiosII实现的数字钟，经过本人测试运行正常，开发环境：QuartusII6.0和NiosII IDE6.0-NiosII achieved with digital clock, after I run the normal tests, development environment: QuartusII6.0 and NiosII IDE6.0
- 2023-04-12 03:05:04下载
- 积分：1
-
sdi_audio
sdi音频嵌入及解嵌代码,代码使用Verilog HDL语言(SDI audio embedding and decoding code, the code using Verilog HDL language)
- 2020-12-01 19:29:26下载
- 积分：1
-
LCD
LCD Interface_Xilinx.CPLD源码参考设计(LCD Interface Xilinx CPLD)
- 2009-05-03 10:34:47下载
- 积分：1
-
verilog实现基于i2s协议接口 i2s_interface
verilog实现基于i2s协议接口，在fpga上验证通过。(Verilog implements the interface based on I2S protocol and verifies it on fpga.)
- 2017-11-05 17:26:39下载
- 积分：1
-
yinpine2
基于NIOS2的VGA接口IP核，具有很好的借鉴性和参考性(NIOS VGA IP)
- 2012-10-12 21:14:35下载
- 积分：1
-
XLINX V5 芯片的DDR SDRAM参考设计
The xapp851.zip archive includes the following subdirectories. The specific
contents of each subdirectory below:
tl - HDL design files
sim - simulation files
synth - Synthesis related files
par - Place/Route related files
以及DDR SDRAM控制器设置.pdf文件
- 2023-08-29 16:40:03下载
- 积分：1
-
cpu_easy
ADD MOV MOVi SUB四指令cpu设计，qutartus，(Design of four-instruction CPU)
- 2019-05-13 11:44:49下载
- 积分：1
-
vga_driver
verilog语言设计的VGA驱动。在Quarus11.0下编译成功，并在Altera cyclone4开发板上测试OK(verilog language design VGA driver. In Quartus11.0 successfully compiled and Altera cyclone4 development board test OK)
- 2016-05-25 17:19:18下载
- 积分：1
-
kalman filter
图书馆IEEE；
- 2023-04-02 19:00:03下载
- 积分：1
-
单片机课程设计——交通灯_1
说明： 一个交通灯设计,简单的实现，没有添加其他的显示管(Traffic Light System)
- 2020-06-21 10:40:02下载
- 积分：1
