登录
首页 » VHDL » VHDL的您的信息的一个游戏程序的源代码,我希望那些在…

VHDL的您的信息的一个游戏程序的源代码,我希望那些在…

于 2022-03-19 发布 文件大小:5.03 kB
0 120
下载积分: 2 下载次数: 1

代码说明:

一个游戏程序vhdl源码,供大家参考,希望有兴趣的人下载-VHDL source code of a game program for your information, I hope those who are interested in downloading

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • :现场可编程门阵列(FPGA)在双FPGA芯片的特点
    :针对现场可编程门阵列(FPGA)芯片的特点,研究FPGA中双向端口I/O的设计,同时给 出仿真初始化双向端口I/O的方法。采用这种双向端口的设计方法,选用Xilinx的Spartan2E芯片 设计一个多通道图像信号处理系统。-: For field programmable gate array (FPGA) chip features of FPGA in the bi-directional port I/O design, the simulation is initialized at the same time two-way port I/O method. Using this design method of two-way ports, optional Spartan2E the Xilinx chip to design a multi-channel image signal processing system.
    2022-01-21 19:15:19下载
    积分:1
  • MP3
    MP3解码的ASIC全部过程,包换含c和vhdl代码,样例。(MP3 decoding ASIC whole process, shifting with c and vhdl code, sample.)
    2021-01-02 22:48:57下载
    积分:1
  • 软件开发环境ISE 7.1i仿真环境:ModelSim SE 6…
    软件开发环境:ISE 7.1i 仿真环境:ModelSim SE 6.0 1. 这个实例实现通过ModelSim工具实现一个具有“百分秒,秒,分”计时功能的数字跑表; 2. 工程在project文件夹中,双击paobiao.ise文件打开工程; 3. 源文件在rtl文件夹中,paobiao.v为设计文件,paobiao_tb.tbw是仿真测试文件; 4. 打开工程后,在工程浏览器中选择paobiao_tb.tbw,在Process View中双击“Simulation Behavioral Model”选项,若正确安装ModelSim,系统将自动打开ModelSim进行行为仿真,运行仿真即可得到仿真结果。-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.01. Realize this instance through the ModelSim tool realize a
    2022-02-19 23:39:17下载
    积分:1
  • FPGA和DSP EMIFA口接口程序。在两FPGA分布
    FPGA与DSP的EMIFA口接口程序.在FPGA内分配了两块双BUFFER与DSP进行通信.-FPGA and DSP EMIFA mouth interface program. The FPGA distribution within the two-SUBJECT ER and DSP communication.
    2023-01-25 08:30:04下载
    积分:1
  • 实现了三种乘法器,可以进行性能比较,比较有较之
    实现了三种乘法器,可以进行性能比较,比较有较之-multi
    2022-08-06 11:47:17下载
    积分:1
  • 这是我对FPGA程序的VME总线接口的设计,对FPGA的一面…
    这是本人设计的一个关于VME总线接口的FGPA程序,FPGA一边连接ARM LPC2294,一边连接VME总线,FPGA采用的XILINX公司的SPARTANII系列,程序包包含完整的工程文件-This is my design of a VME bus interface on the FGPA procedures, FPGA side of the connection ARM LPC2294, while connecting VME bus, FPGA using the XILINX Inc. SPARTANII series, the package contains a complete project file
    2023-01-09 16:20:04下载
    积分:1
  • verilog ADPLL file with testbench
    verilog ADPLL file with testbench
    2022-04-20 22:45:21下载
    积分:1
  • cpld/fpga Integral comb filter (CIC) design
    cpld/fpga积分梳状滤波器(CIC)设计-cpld/fpga Integral comb filter (CIC) design
    2022-07-08 17:49:24下载
    积分:1
  • SDI HDMI 视频转换器和发射机
    本项目接收高清 sdi 广播的视频,并将其转换为 HDMI 接口的显示器上显示。 这个项目只需要 20 位的视频数据和从它和使用标志首先 YCbCr 视频数据转换为 RGB 数据,然后编码到 HDMI 提取时间标志。 本模块需要 74.25 MHz 的时钟。
    2022-07-21 06:21:42下载
    积分:1
  • 基于NIOS的CF卡应用(包括了软件和硬件),ALTERA的IP库中只提供了底层的硬件寄存器描述头文件.这是个基于IP核HAL的软件,以及相应的硬件设计示例....
    基于NIOS的CF卡应用(包括了软件和硬件),ALTERA的IP库中只提供了底层的硬件寄存器描述头文件.这是个基于IP核HAL的软件,以及相应的硬件设计示例.-NIOS based on the CF card applications (including the software and hardware), ALTERA the IP library provides only the bottom of the first document describes the hardware registers. This is a HAL-based IP core of the software, hardware design and the corresponding sample.
    2022-04-25 01:03:08下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载