登录
首页 » Verilog » IIC总线Verilog实现(读写16为数据)

IIC总线Verilog实现(读写16为数据)

于 2022-03-22 发布 文件大小:2.07 kB
0 157
下载积分: 2 下载次数: 2

代码说明:

应用背景本此代码实在课题研究中驱动某个外设模块,在驱动中命令的外设状态的读写遵守IIC总线传输协议,但是由于该外设的命令和寄存器状态以字为单位,一般情况的IIC总线是实现的是8位数据的读写,在这需要的16位数据的读写,由此写出的此代码。关键技术一般情况下的IIC总线传输协议的写操作是先写设备地址然后等待设备的应答ACK信号,然后在写写操作寄存器的地址,然后等待ACK应答信号,然后再写入需要传输的8位数据,在这个代码中我们实现的是16位数据的写操作,所以前两步的操作中是一样的,最后写数据的操作是有变化的。读操作同上,只是多了一步Re-Start的过程

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA 全数字化实现信号发生器
    FPGA 全数字化实现信号发生器,产生正弦、三角、方波;幅值频率可调
    2022-04-06 14:39:16下载
    积分:1
  • 1 位加法器模块注册转让级和门级模拟
    这个简单的项目举例说明如何编写简单的 1 位加法器和合成之前和之后合成与设计编译器对其进行测试。 登记册转让级别是您编写的代码和其模拟显示理想时间关系图。 门级后合成和设计编译器是代码,包含真正的时间关系图和模拟。
    2023-05-09 14:10:03下载
    积分:1
  • project1source
    sdh帧同步,实现sdh帧搜索,预同步,同步,保护等各态的功能(SDH frame synchronization SDH frame search, pre-sync, synchronization, protection, the function of each state)
    2012-11-08 11:05:55下载
    积分:1
  • uart
    用verilog语言编写的串口读写程序,波特率可调,亲测可用。(this is a program for UART by verilog, which is useful.)
    2015-10-24 14:46:46下载
    积分:1
  • hdlc
    hdlc协议的封装与解析,fsc校验,完整的例程代码(Decode and Encode an HDLC packet ,using FCS16 calculation)
    2015-09-21 11:20:55下载
    积分:1
  • decoder_38
    这是基于Quartus2 开发环境和verilog hdl语言写的38译码器(This is based development environment and Quartus2 verilog hdl language used to write decoder 38)
    2013-08-04 09:53:07下载
    积分:1
  • 基于FPGA状态机实现的I2C Verilog工程
    基于FPGA状态机实现的I2C Verilog工程文件,在多个项目中运用检验,非常可靠,有详尽的注释,可读性非常清晰,需要的可以下载
    2022-01-21 22:45:25下载
    积分:1
  • 512位RSA加密处理器模块,采用verilog语言设计
    使用verilog语言设计的512位RSA加密处理器代码,保护测试模块。 设计的代码简单易懂,适合学习FPGA的新手查阅。 代码已经经过FPGA板上测试通过,保证可以运行。
    2022-11-15 07:00:03下载
    积分:1
  • viterbi
    说明:  viterbi decode by verilog
    2019-06-18 00:55:40下载
    积分:1
  • fwwallace
    wallace tree multiplier in verrilog
    2013-03-19 00:15:07下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载