-
apb timer
说明： 是基于apb总线下的timer外设的rtl代码，主要包括apb_timer的master逻辑verilog，以及相应的开发文档，包括寄存器的描述，功能特性等。(RTL code is based on timer peripheral under APB bus, which mainly includes master logic Verilog of apb_timer and corresponding development documents, including the description of registers, functional characteristics and so on.)
- 2019-01-25 16:54:02下载
- 积分：1
-
snake_VHDL
基于vhdl编写的贪吃蛇游戏，课程设计必备(Based on the VHDL language of the snake game, curriculum design essential)
- 2020-11-06 09:49:50下载
- 积分：1
-
此ip核是xvga视频接口控制器，主要针对xilinx公司的开发工具
此ip核是xvga视频接口控制器，主要针对xilinx公司的开发工具-This ip is nuclear XVGA video interface controller, the main target Xilinx
- 2022-01-25 16:44:58下载
- 积分：1
-
产生伪的VHDL语言程序
伪随机m序列产生的VHDL语言程序- program in VHDL language for generating pseudo-random m sequence
- 2022-02-05 15:49:12下载
- 积分：1
-
codeloc1k
说明： 实现电子密码锁的各项功能,经过编译和仿真(Electronic code lock of the function, the compiler and simulation)
- 2008-11-09 21:24:14下载
- 积分：1
-
ethernet_tri_mode_rtl.tar
以太网控制器verilog，含有mac,mii接口(Ethernet controller verilog, containing mac, mii interface)
- 2007-12-19 23:51:08下载
- 积分：1
-
dp_xiliux the CPLD Verilog design experiments, serial presentation. code test.
dp_xiliux 的 CPLD Verilog设计实验,串口演示.代码测试通过. -dp_xiliux the CPLD Verilog design experiments, serial presentation. code test.
- 2022-11-12 18:25:03下载
- 积分：1
-
一个简易的数字频率计，可以对一个输入的信号频率进行测量并显示输出，适合VHDL的初学者...
一个简易的数字频率计，可以对一个输入的信号频率进行测量并显示输出，适合VHDL的初学者-A simple digital frequency meter, you can enter the signal of a frequency measurement and display output, suitable for beginners VHDL
- 2022-06-20 21:46:49下载
- 积分：1
-
Sdram_Control_4Port
使用verilog HDL写的sdram(SDR)的控制器源代码，具有很好的可移植性，试验的例子已经通过QuartusII 9.0编译通过，可以运行在cycloneII上(Controller source code using verilog HDL written in the sdram (SDR), has good portability, test examples via the QuartusII 9.0 compiler, you can run in cycloneII)
- 2012-05-14 15:36:09下载
- 积分：1
-
一种RISC结构8位微控制器的设计与实现
一种RISC结构8位微控制器的设计与实现-The structure of a RISC micro-controller" s 8 Design and Implementation
- 2023-08-07 22:10:06下载
- 积分：1
