登录
首页 » VHDL » 串uart的vhdl,verilog,lattic实现原码 里面有四个文件,分别UART 源码 (lattice version)uart 源码 (Veri...

串uart的vhdl,verilog,lattic实现原码 里面有四个文件,分别UART 源码 (lattice version)uart 源码 (Veri...

于 2022-04-12 发布 文件大小:288.18 kB
0 141
下载积分: 2 下载次数: 1

代码说明:

串uart的vhdl,verilog,lattic实现原码 里面有四个文件,分别UART 源码 (lattice version)uart 源码 (Verilog)uart 源码 (VHDL)uart16550.tar-uart series of vhdl and verilog. lattic achieve the original code, there are four documents, Source respectively UART (lattice version) uart source (Verilog) uart source (VHDL) uart16550.tar

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • i2c
    说明:  I2C完整代码,可综合,可仿真,已经过验证(I2C code can been syn and simulation ,veritify)
    2021-02-26 13:11:46下载
    积分:1
  • SimpleVOut-master
    SimpleVOut (SVO) is a simple set of FPGA cores for creating video signals in various formats. The cores connect using AXI-streams. Most configurations (resolution, framerate, colordepth, etc.) are set at compile-time using Verilog parameters. See svo_defines.vh for details on those parameters.
    2020-06-24 21:20:01下载
    积分:1
  • lab4
    说明:  lab report for lab 4
    2019-04-17 21:17:08下载
    积分:1
  • src
    v6 1x 3.125G rapidio协议工程代码(xilinx v6 rapidio data transmission protocol Practical project application engineering code)
    2018-03-20 23:28:49下载
    积分:1
  • VHDL黄金版,本人费了九牛才找到,帮助初学者入门
    VHDL黄金版,本人费了九牛才找到,帮助初学者入门-VHDL version, I spent nine cattle to find help beginners entry
    2022-05-26 12:22:32下载
    积分:1
  • VGA_test
    说明:  基于FPGA设计的一段测试VGA接口的VHDL小程序\功能为在显示器上间隔显示横条、竖条以及棋盘格等彩条信号,希望对初学FPGA驱动VGA接口的电子爱好者有用(FPGA-based design of a VGA interface VHDL test applet \ functions for the intervals shown in the display bar, vertical bars and checkerboard patterns and other signals of color, hope for beginners FPGA VGA interface driver useful for electronic enthusiasts)
    2010-04-06 11:26:58下载
    积分:1
  • 交通管理与控制系统
    交通灯管理与控制系统-客户端与云网络连接并从远程位置控制的交通灯系统推导
    2022-11-15 23:50:03下载
    积分:1
  • 两个例子提醒我们如果我们要使用锁存器则不需要任何操作,如果我们想避免锁存器的话,我们要让这个元器件的每一个可能条件赋予一个值...
    两个例子提醒我们如果我们要使用锁存器则不需要任何操作,如果我们想避免锁存器的话,我们要让这个元器件的每一个可能条件赋予一个值-signal or variable "" may not be assigned a new value in every possible path through the Process Statement
    2022-05-22 18:34:33下载
    积分:1
  • verilog 语言实例,对于新手学习有很大帮助的实例
    verilog 语言实例,对于新手学习有很大帮助的实例-Examples of Verilog language, the novice has to learn very helpful examples of
    2022-07-13 04:50:37下载
    积分:1
  • gtx_interface_ip
    高速串行设计FPGA-GTX IP设置生成,可动态配置速率2.4Gbps,1.2Gbps,0.6Gbps,自适应链接(High-speed serial design FPGA-GTX IP settings generated dynamically configurable rate of 2.4Gbps, 1.2Gbps, 0.6Gbps, adaptive link)
    2016-09-22 09:48:00下载
    积分:1
  • 696518资源总数
  • 105885会员总数
  • 31今日下载