-
这是一个用vhdl语言实现的比较完整的ALU,可以用作其他cPU设计的部件...
这是一个用vhdl语言实现的比较完整的ALU,可以用作其他cPU设计的部件-This is a vhdl language used to achieve complete ALU, can be used for other design components cPU
- 2022-04-01 12:44:27下载
- 积分：1
-
RS_255_223_ENCODER
rs255编码解码器，verilog描述，FPGA实现(RS255 223 ENCODER)
- 2015-03-30 09:52:09下载
- 积分：1
-
USB_xilinx_vhdl
Giao tiep Univesan ...
- 2020-06-20 03:00:02下载
- 积分：1
-
23
说明： 基于FPGA的液晶显示控制器的设计，FPGA用的是EP2C5,LCD用的是ST7920内核的122*32点阵的LCD，显示中西文字符(FPGA-based LCD display controller design, FPGA is used EP2C5, LCD is used in the ST7920 core of 122* 32 dot matrix LCD, display of Chinese and Western characters)
- 2009-06-19 22:01:23下载
- 积分：1
-
RobustVerilog_free1.2_win
RobustVerilog生成verilog工具(RobustVerilog version)
- 2021-01-22 18:18:41下载
- 积分：1
-
project1
音乐计算器的设计与实现。完成加减与或比较计算，能显示进位借位零位，能根据结果的正负发出两首不同的音乐。(Design and implementation of music calculator. Complete addition and subtraction and comparison calculation, can display carry and borrow zero, can send out two different music according to the positive and negative results.)
- 2020-08-16 23:38:25下载
- 积分：1
-
spi转i2s的verilog程序，fpga是总模块，spi和i2s是子模块，shiftreg是转换...
spi转i2s的verilog程序，fpga是总模块，spi和i2s是子模块，shiftreg是转换-spi transfer i2s the verilog program, fpga is the total module, spi, and i2s is the sub-module, shiftreg is to convert
- 2022-02-13 16:18:27下载
- 积分：1
-
f_adder
该工程描述的是一位全加器，可以用此作为基础，搭建多位全加器(The project description is a full adder can use this as a basis to build a number of full adder)
- 2013-04-21 10:30:16下载
- 积分：1
-
用verilog写的4*4小键盘按键检测程序。本工程已经编译好。可以直接在Atera DE1 Fpga开发板上运行...
用verilog写的4*4小键盘按键检测程序。本工程已经编译好。可以直接在Atera DE1 Fpga开发板上运行-Written using Verilog 4* 4 keypad keys detection procedures. The project has been compiled. Directly in the development of Atera DE1 Fpga board run
- 2022-08-21 19:42:09下载
- 积分：1
-
adder8
8位加法器源代码，vivado实现编写。(8 adder Source, vivado achieve write.)
- 2015-12-01 20:35:55下载
- 积分：1
