-
PCM
本例设计一个码率为500kb/s，字长为8 位、帧长为128 个字、帧同步码为EB90H 的PCM 采编器。用VHDL语言实现的。(This designs a code to lead for the 500 kbs|s, the word is long for 8, the growing is synchronous code of for 128 words and for the EB90 H of PCM adopt to weave a machine.Use what VHDL language carry out.
)
- 2021-04-23 17:08:47下载
- 积分：1
-
EDA设计 交通灯
设计一个控制十字路口的交通信号灯。
某大学决定在校园学术路文化路交汇处安装交通灯，以控制交通。两套交通信号灯，redA，yellowA，greenA和redC，yellowC，greenC分别安装在学术路上和文化路上。两个传感器TA和TC分别安装在这两条路上。如果有交通，每个传感器都会显示为TRUE，如果街道为空，则表示FALSE。
当控制器复位时，学术路的绿灯亮，文化路上为红灯亮。
每5秒钟，控制器检查流量传感器并决定下一个状态。只要学术大楼出现交通，即TA=1，绿灯亮；当学术大街上无交通， 黄灯亮5秒钟，然后变成红灯，同时文化路上绿灯亮。
在这种状态下，每5秒控制器检查文化路上的交通传感器。只要文化路上有交通就保持绿灯亮。如果没有交通，绿灯会变成黄灯，最后变成红灯。
- 2022-10-27 03:15:06下载
- 积分：1
-
Top module name : SHIFTER (File name : SHIFTER.v)
2. Input pins: SHIFT [3:0],...
Top module name : SHIFTER (File name : SHIFTER.v)
2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT.
3. Output pins: OUT [15:0].
4. Input signals generated from test pattern are latched in one cycle and are
synchronized at clock rising edge.
5. The SHIFT signal describes the shift number. The shift range is 0 to 15.
6. When the signal RIGHT is high, it shifts input data to right. On the other hand, it
shifts input data to left.
7. When the signal SIGN is high, the input data is a signed number and it shifts with
sign extension. However, the input data is an unsigned number if the signal SIGN
is low.
8. You can only use following gates in Table I and need to include the delay
information (Tplh, Tphl) in your design.
- 2022-06-13 02:00:08下载
- 积分：1
-
译码器，将八位输出转换为七段译码显示，相当于7448驱动译码管...
译码器，将八位输出转换为七段译码显示，相当于7448驱动译码管-Decoder, the 8 output is converted to seven segment decoding shows that the equivalent of 7448
- 2022-05-30 05:04:27下载
- 积分：1
-
是用于pci开发的核，可以将硬件的信息映射到然间上来 节省出开发人员用于了解硬件的时间...
是用于pci开发的核，可以将硬件的信息映射到然间上来 节省出开发人员用于了解硬件的时间 -Pci developed for nuclear, hardware information can be mapped to the inter-ran up to save the developers time to understand the hardware
- 2022-01-26 02:12:56下载
- 积分：1
-
DS1302
基于DS1302芯片的VERILOG 语言数字钟。可实现年月日时分秒显示。(DS1302 chip-based language VERILOG digital clock. Date can be achieved when every minute display.)
- 2014-06-26 15:53:06下载
- 积分：1
-
str
these are verilg prgms
- 2012-12-05 18:12:51下载
- 积分：1
-
用 vhdl 语言实现Rs232
Altera DE2 上使用 vhdl 语言设计 RS232 控制器。这是一个串口模块可用于嵌入系统。
- 2022-03-09 23:32:48下载
- 积分：1
-
TMDXEVM6678L_EVM_A101-1_GBR
TMS320C6678 EVM TMS320C6678 EVM GOOD(TMS320C6678 EVM GOOD TMS320C6678 EVM GOOD)
- 2013-08-15 08:50:26下载
- 积分：1
-
本书详细介绍了VHDL硬件描述语言，希望在以后的工作中能用到...
本书详细介绍了VHDL硬件描述语言，希望在以后的工作中能用到-This book details the VHDL hardware description language, want to work in the future can be used to
- 2022-05-25 00:38:07下载
- 积分：1
