登录
首页 » VHDL » EDA设计 交通灯

EDA设计 交通灯

于 2022-10-27 发布 文件大小:17.27 MB
0 141
下载积分: 2 下载次数: 1

代码说明:

设计一个控制十字路口的交通信号灯。 某大学决定在校园学术路文化路交汇处安装交通灯,以控制交通。两套交通信号灯,redA,yellowA,greenA和redC,yellowC,greenC分别安装在学术路上和文化路上。两个传感器TA和TC分别安装在这两条路上。如果有交通,每个传感器都会显示为TRUE,如果街道为空,则表示FALSE。 当控制器复位时,学术路的绿灯亮,文化路上为红灯亮。 每5秒钟,控制器检查流量传感器并决定下一个状态。只要学术大楼出现交通,即TA=1,绿灯亮;当学术大街上无交通, 黄灯亮5秒钟,然后变成红灯,同时文化路上绿灯亮。 在这种状态下,每5秒控制器检查文化路上的交通传感器。只要文化路上有交通就保持绿灯亮。如果没有交通,绿灯会变成黄灯,最后变成红灯。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • myAdc9248
    CycloneIV控制采样芯片AD9248-20MHz,VHDL语言(CycloneIV control sampling chip AD9248-20MHz, VHDL language)
    2017-01-31 21:55:26下载
    积分:1
  • AND2 VHDL 代码
    此程序描述了数字电路中与门的逻辑功能。所采取的硬件描述语言为VHDL。程序结构采用了dataflow的写法。请大家仔细阅读。本程序已通过了Altera quartus的验证。确保准确无误。
    2022-03-24 12:01:17下载
    积分:1
  • 两位独立数码管100进制计数器,每1秒计数一次。从0到99,到99后又回到0....
    两位独立数码管100进制计数器,每1秒计数一次。从0到99,到99后又回到0.-Two independent 100-band digital tube counters, every time 1 seconds count. From 0 to 99, to 99 and then back to 0.
    2022-03-11 18:06:22下载
    积分:1
  • uart
    说明:  串口通信通用模块,FPGA Verilog语言 ise,vivado环境(uart,FPGA Verilog, ise,vivado)
    2020-06-22 07:20:01下载
    积分:1
  • Tri-Eth
    采用xilinx三太以太网ip核,tri-mode MAC完成千兆以太网数据传输(Too Ethernet using xilinx ip three nuclear, tri-mode MAC Gigabit Ethernet data transmission is completed)
    2014-03-06 22:00:43下载
    积分:1
  • 计时器程序设计
    利用Quartus 综合简单的计时器功能,欢迎大家下载、参考。谢谢大家的支持!
    2023-05-24 21:20:03下载
    积分:1
  • tdm_latest[1]
    TDM,就是时分复用。本程序完成4通道,没通道最多32路64K信号的交换,就是说可以完成32x4个电话信号交换(TDM, is time-division multiplexing. The process is complete 4-channel, no channel up to 64K 32 to exchange signals, that can be done 32x4 telephone signal exchange)
    2010-07-07 15:28:06下载
    积分:1
  • xapp1071
    高速ADC及DAC接口的参考设计。在Xilinx FPGA上实现。(Reference design of xapp1071.)
    2012-05-22 15:34:04下载
    积分:1
  • altera详细使用配置手册,有一定的参考价值,写的比较详细
    altera详细使用配置手册,有一定的参考价值,写的比较详细-altera in detail the use of manual configuration, has a certain reference value, a more detailed written
    2022-03-20 13:35:35下载
    积分:1
  • 一个简单的DDS
    采用DDS方法在FPGA上实现频率发生器,最大频率设置在9999Hz,输出正弦波。 DDS是一种从相位概念出发直接合成所需要的波形的新的全数字频率合成技术。同传统的频率合成技术相比,DDS技术具有极高的频率分辨率、极快的变频速度,变频相位连续、相位噪声低,易于功能扩展和全数字化便于集成,容易实现对输出信号的多种调制等优点,满足了现代电子系统的许多要求,因此得到了迅速的发展。
    2022-03-22 02:09:46下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载