登录
首页 » VHDL » Xilinx FPGA make 50 smaller

Xilinx FPGA make 50 smaller

于 2022-06-14 发布 文件大小:120.22 kB
0 128
下载积分: 2 下载次数: 1

代码说明:

Xilinx FPGA make 50 smaller-Xilinx FPGA make 50 smaller

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Verilog
    verilog编程语言的讲解,有电子科技大学出版(verilog programming language to explain, there is the University of Electronic Science and Technology Publishing)
    2013-08-14 09:21:43下载
    积分:1
  • 模数转换的一个工程
    模数转换的一个工程---包括vhdl源程序和编译后产生的相关文件-Analog-digital conversion of a project- including VHDL source code and compile the relevant documents after
    2022-02-14 00:16:38下载
    积分:1
  • 有限状态机 — FSM
    有限状态机是指输出取决于过去输入部分和当前输入部分是时序逻辑电路。在有限状态机中,状态寄存器的下一个状态不仅与输入信号有关,而且还与该寄存器的当前输入有关,因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一中组合。下面代码是哈工大计算机学院CPU设计中关于有限状态机部分的代码。
    2022-07-18 13:01:32下载
    积分:1
  • fpga_coder_module
    本人编写的FPGA光电编码器输入模块,没有实验,但仿真基本实现,希望有参考价值.(FPGA optical encoder input module, there is no experimental, but simulation technology, hope to have reference value.)
    2021-04-21 01:58:50下载
    积分:1
  • jiecheng
    利用Verilog语言中的函数调用实现阶乘运算的功能(Function calls use Verilog language implementation of the factorial function computing)
    2016-05-16 21:01:23下载
    积分:1
  • VHDL的四选一选择器
    VHDL的四选一选择器-VHDL four elected a selector
    2022-03-04 19:05:14下载
    积分:1
  • DDS-Basic-principle
    DDS基本原理,详细讲述了DDS基本原理及设计技巧(DDS Basic principle)
    2015-09-14 21:38:26下载
    积分:1
  • VerilogHDL
    基于verilog convolutional coding 的卷积编码(verilog convolutional coding )
    2012-05-09 22:56:42下载
    积分:1
  • 看了好多网了,发现有2to4译码,3to8译码,今天我要用4to16译码,写完了就发了上来...
    看了好多网了,发现有2to4译码,3to8译码,今天我要用4to16译码,写完了就发了上来-saw a lot of net and found 2to4 decoding, 3to8 decoding, today, I must 4to16 decoding, finished on the fat in the ranks
    2022-03-09 18:15:27下载
    积分:1
  • Synopsys使用基本步骤使用的集成工具,有用的好东西
    使用synopsys的基本步骤,综合工具的使用说明,有用的好东西-Synopsys using the basic steps to use the integrated tools, useful good things
    2022-04-06 15:39:11下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载