网站首页

I do view on the VHDL design options for the CPLD or FPGA to achieve HDB3 code

于 2022-10-15 发布文件大小:116.88 kB

 0  111

下载积分: 2 下载次数: 1

我要下载

代码说明：

我上期做的VHDL设计方案，用于在FPGA或CPLD中实现HDB3的编码-I do view on the VHDL design options for the CPLD or FPGA to achieve HDB3 code

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

USB 1.1 PHY的代码，verilog语言 USB 1.1 PHY的代码，verilog语言
USB 1.1 PHY的代码，verilog语言 USB 1.1 PHY的代码，verilog语言-USB 1.1 PHY code, verilog language USB 1.1 PHY code, verilog language

2022-01-25 23:39:51下载

积分：1
Code
用于数字积分器的设计，主要涉及VHDL、Verilog等FPGA编程语言。(Design of Digital Integrator)

2011-11-23 21:31:03下载

积分：1
BT656_RGB
BT656转RGB的算法实现代码，使用VORILOG语言编写(BT656-->RGB, verilog)

2021-02-24 09:39:39下载

积分：1
sp605_BRD_rdf0033_13.2_c
spartan605评估板测试代码。xilinx官方资料(spartan605 uation board test code)

2014-12-23 22:27:45下载

积分：1
16 点药材 4 FFT
16 点药材 4 FFT 与真正的价值。这被设计基于 Arduino 板和任何泰文 8 位微控制器创建的 c + + 代码。

2022-07-10 21:06:50下载

积分：1
AMI1
本代码是用VERILOG语言描述的AMI码的解码的程序，经过调试是正确的。代码简单易懂。(This code is described in VERILOG language AMI code decoding process, after debugging is correct. Code is easy to understand.)

2021-04-22 14:48:48下载

积分：1
1路视频光端机的发射端，VHDL源码，使用全FPGA芯片的硬件，内建成帧、时钟、SERDES...
1路视频光端机的发射端，VHDL源码，使用全FPGA芯片的硬件，内建成帧、时钟、SERDES-The launch of a video PDH client, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES

2022-08-08 19:22:01下载

积分：1
圆形的 FIFO 缓冲区
这是在 vhdl 的简单循环的拳头在后进先出队列。缓冲区的大小和数据大小可以通过 N 和 W 的参数配置。队列最前面的是可用输出数据。两个信号控制写入和读取数据。如果缓冲区是空的还是满的两个输出信号信息。

2022-02-27 02:21:06下载

积分：1
8051参考设计，和其他免费知识产权在8051相比，相对整个D。
8051参考设计，与其他8051的免费IP相比，文档相对较全，Oregano System 提供-8051 reference design, and other free IP in 8051 compared to relatively entire document, Oregano System for

2023-01-19 15:30:04下载

积分：1
用VHDL的玛摩尼的ASIC设计
ASIC Design using VHDL by Shyam Mani

2022-02-21 17:12:20下载

积分：1

696518资源总数
106227会员总数
11今日下载

I do view on the VHDL design options for the CPLD or FPGA to achieve HDB3 code

0 个回复

热门标签

热门下载