-
Verilog-Files---551
Programmable IIR Filter written in Verilog and its respective modules.
- 2014-05-30 03:46:09下载
- 积分：1
-
AN66806
提供了利用 GPIF 对 FX2LP 与同步 FIFO CY7C4625-15AC 之间的接口进行设计的源代码(Provides for the use of GPIF FX2LP and synchronization FIFO CY7C4625-15AC to design the interface between the source code)
- 2013-08-13 14:42:55下载
- 积分：1
-
CPU代码
CPU代码-VHDL语言，实现了CPU的基本功能。-CPU code-VHDL language, the realization of the basic functions of the CPU.
- 2022-02-02 11:14:11下载
- 积分：1
-
piso8_ok_bingchuanzhuanhuan
本程序是用vhdl开发的实现并串转换功能的程序。(This procedure is developed using VHDL implementation and string conversion function of the program.)
- 2017-06-07 15:50:38下载
- 积分：1
-
文章论述如何将向modelsim中添加仿真库，包括添加xilinx,altera,actel公司的仿真库的方法...
文章论述如何将向modelsim中添加仿真库，包括添加xilinx,altera,actel公司的仿真库的方法-Article on how to add ModelSim simulation library, including the add xilinx, altera, actel the company
- 2022-02-13 01:04:22下载
- 积分：1
-
shiyanc
说明： 希望对VHDL的学习大家有帮助，望大家指出错误，浮想交流！(We want to learn VHDL help, hope you point out an error, daydreams exchange!)
- 2011-04-14 09:10:28下载
- 积分：1
-
Shift_reg
一个简单移位寄存器代码，verilog HDL编写(a simple shift register example，write with verilog HDL)
- 2012-03-26 21:36:01下载
- 积分：1
-
dowload from : www.fpga.com.cn
-- Moore State Machine with explicit state encoding
-- dowload from: www.fpga.com.cn & www.pld.com.cn--- Moore State Machine with explicit state encoding-- dowload from : www.fpga.com.cn
- 2022-04-23 20:22:54下载
- 积分：1
-
CCD_Verilog_1014
基于CPLD器件的线型CCD东芝TCD1501的驱动程序，用verilog语言开发。(CPLD devices based on linear CCD driver Toshiba TCD1501 using Verilog language development.)
- 2016-04-24 12:52:19下载
- 积分：1
-
基于VHDL的rsc（7,5）递归卷积编码器
rsc递归卷积编码器是turbo码的分量编码器，递归相对于普通的卷积码多了一个反馈，拥有更好地重量谱分布和更加的误码率特性，且码率越高，信噪比越低其优势越明显。利用D触发器组成的rsc生成器，逻辑思维简单，里面包含有测试波形以及测试的结果
- 2022-06-28 16:38:10下载
- 积分：1
