网站首页

RS译码的Euclid算法及其FPGA实现，并通过仿真器的出结果，对于设计ＲＳ译码很有帮助...

于 2022-08-20 发布文件大小:51.55 kB

 0  124

下载积分: 2 下载次数: 1

我要下载

代码说明：

RS译码的Euclid算法及其FPGA实现，并通过仿真器的出结果，对于设计ＲＳ译码很有帮助-RS decoding Euclid algorithm and its FPGA implementation, and through the simulator results are helpful for the design of RS decoder

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FFT_FPGA_Verilog-master
xilinx ise开发环境中fft IP核调用，仿真(Xilinx ise development environment FFT IP core call, simulation)

2018-07-08 23:28:46下载

积分：1
ClockSync
基于COMTEX-M3的IEEE1588,irigB对时的源程序，包括GPS对时程序，并将对时的结果写入FPGA中(Based COMTEX-M3 of IEEE1588, irigB on time source, including GPS for the program, and writes the results when the FPGA)

2015-05-12 15:11:03下载

积分：1
sin_wave
在vivado开发环境下，调用ram IP，实现可调频的正弦波信号发生器。(vivado IP signal generator)

2020-09-21 23:27:52下载

积分：1
一路24位计数器,cpu可直接读写计数器的计数值.
一路24位计数器,cpu可直接读写计数器的计数值.-All the way 24-bit counters, cpu can be directly read and write the total value counters.

2022-06-18 10:47:22下载

积分：1
Arty-Z7-20-hdmi-out-master
说明： Arty Z7 20 HDMI output

2021-04-24 15:18:47下载

积分：1
LDPCtest
ldpc编码器ru算法的verilog语言的完整实现，希望对您有用(ldpc encoder, RU, VERILOG，altera)

2021-01-07 14:08:53下载

积分：1
Over_Current_Relay_Co_ordination
try this for pq improvmnett

2012-11-17 05:40:30下载

积分：1
EDA4--3
实现的电子钟，资料非常全面，是一次课程设计的大作业，完成的质量很高。(Achieve the electronic clock information is very comprehensive, curriculum design job, completed high quality.)

2013-01-18 17:41:09下载

积分：1
VHDLexamples
这里面有很多的vhdl的编程的源代码，文件是全英文的，例子丰富(That there are a lot of vhdl programming source code, documentation is in English, and examples of rich)

2010-07-13 11:00:53下载

积分：1
Tutorial.tar
zedboard partial reconfiguration tutorial

2015-04-08 01:32:35下载

积分：1

696516资源总数
106481会员总数
12今日下载

RS译码的Euclid算法及其FPGA实现，并通过仿真器的出结果，对于设计ＲＳ译码很有帮助...

0 个回复

热门标签

热门下载