-
error-detection-device
使用Verilog语言编程，在Quartus ii 上实现的误码检测装置，并通过单片机将误码结果显示在LCD上。本代码具有一定的工程实践价值。(Using the Verilog language programming, implemented on the Quartus ii error detection device, and the result of errors by the microcontroller on the LCD display. The code has some value engineering practice.)
- 2021-05-12 17:30:03下载
- 积分：1
-
该源码为VHDL语言编写的分频器，在W
该源码为VHDL语言编写的分频器，在W-4b教学平台上通过验证-The VHDL source for the prescaler languages, W-4b in the teaching platform validated
- 2022-01-24 14:12:26下载
- 积分：1
-
在altera DE2 的开发板上采集图像，到lcd显示的原程序 。
在altera DE2 的开发板上采集图像，到lcd显示的原程序 。-In altera DE2 development board collecting images, lcd display to the original procedure.
- 2022-06-20 13:14:46下载
- 积分：1
-
VHDL语言进行，调试通
用VHDL语言编写，在MAXPLUS2下调试通过-VHDL language, debug through MAXPLUS2
- 2023-08-07 07:55:03下载
- 积分：1
-
line_four
利用verilog HDL逐点比较法实现直线和圆弧插补(Use verilog HDL by-point comparison method to achieve linear and circular interpolation)
- 2020-12-01 14:59:27下载
- 积分：1
-
LCD
LCD Interface_Xilinx.CPLD源码参考设计(LCD Interface Xilinx CPLD)
- 2009-05-03 10:34:47下载
- 积分：1
-
writereadflash
这个是用VHDL实现FPGA对FLASH的读写。(This is achieved using VHDL FLASH FPGA to read and write.)
- 2013-07-14 22:06:38下载
- 积分：1
-
如果不考虑占空比，直接利用计数器来进行分频，则占空比会发生变化。下面程序实现1：1的三分频。...
如果不考虑占空比，直接利用计数器来进行分频，则占空比会发生变化。下面程序实现1：1的三分频。-if not duty cycle directly counter to the use of sub-frequency, duty cycle will change. Below a program : a third of the frequency.
- 2022-01-21 05:34:37下载
- 积分：1
-
王金明的一些学习VHDL的子
王金明的一些学习VHDL的子-Wang Jinming study of some subset of VHDL
- 2022-03-05 20:37:24下载
- 积分：1
-
exp_rom
通过MATLAB产生单脉冲信号的数据，存储下来作为verilog代码实现的DDS的数据源，用于验证DA数据的ddio的调试是否有问题。(The data of monopulse signal generated by MATLAB is stored as the data source of DDS implemented by Verilog code to verify whether the ddio debugging of DA data is problematic.)
- 2020-06-23 04:40:02下载
- 积分：1
