登录
首页 » VHDL » 32 floating

32 floating

于 2022-10-02 发布 文件大小:2.24 kB
0 104
下载积分: 2 下载次数: 1

代码说明:

32位元浮点CPU,用VHDL语言以类似组合语言的方式写成-32 floating-point CPU(VHDL)

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sixlift
    一个数字电路设计:六层电梯自动运行的VHDL程序(a digital circuit:sixlift design)
    2013-05-02 19:31:59下载
    积分:1
  • key44
    4x4鍵盤使用語法為VHDL,基於cyclone(4 x 4 keyboard using VHDL)
    2010-05-20 00:10:47下载
    积分:1
  • quartus-ii-automatically-assign-pins
    quartus ii 中自动分配管脚的三种方法(quartus ii automatically assign pins are three ways)
    2012-03-31 17:12:54下载
    积分:1
  • Radix-8 Booth Encoded Modulo
    vhdl 代码为基数 8 展位编码模块乘数与自适应延迟的高动态范围残留一些系统
    2022-08-25 03:41:29下载
    积分:1
  • 系统设计
    说明:  基于旋转编码器和LED灯组的强度调节系统设计(Design of Intensity Regulation System Based on Rotary Encoder and LED Lamp Set)
    2020-06-21 02:00:01下载
    积分:1
  • vhdl programming from beginner level
    vhdl programming from beginner level
    2022-02-04 01:13:09下载
    积分:1
  • 拔河电路的设计
    VHDL拔河电路的设计 基于cyclone V  VHDL拔河电路的设计 基于cyclone V VHDL巴赫电路的设计 基于cyclone V VHDL巴赫电路的设计 基于cyclone V VHDL巴赫电路的设计 基于cyclone V
    2022-07-16 17:58:29下载
    积分:1
  • VHDL电子钟的设计
    (1)用HDL设计一个多功能数字钟,包含以下主要功能:精确计时,时间可以24小时制或12小时制显示; (2)日历:显示年月日星期; (3)能用QuartusII软件仿真;
    2022-08-02 23:44:59下载
    积分:1
  • multiply_8_VHDL
    由8 位加法器构成的以时序方式设计的8 位乘法器,采用逐项移位相加的方 法来实现相乘的VHDL程序代码。包含几个小模块和一个顶层设计文件,运行可用。(an 8 bit multiplier combined with 8 bit adder using a design by way of timing,and it use a way of Itemized shift to implement the multiply.It include some little module and a top level design document.)
    2014-04-11 16:58:04下载
    积分:1
  • updown
    VHDL Programmes -2 for dumping on FPGA
    2014-02-12 00:22:46下载
    积分:1
  • 696518资源总数
  • 105964会员总数
  • 17今日下载