登录
首页 » VHDL » 时序逻辑与组合逻辑(VHDL)

时序逻辑与组合逻辑(VHDL)

于 2022-10-19 发布 文件大小:18.50 kB
0 188
下载积分: 2 下载次数: 1

代码说明:

代码使用应用于 FPGA的VHDL代码,主要是告诉大家时序逻辑和组合逻辑的应用场合和区别,希望能够对大家有所帮助

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 14_SDRAM
    高速流水的SDRAM控制器,最高速度可达速度在200M左右(high speed SDRAM controller)
    2019-06-17 18:43:54下载
    积分:1
  • Comparator1bit
    Implementarea unui comparator pe 1 bit
    2014-11-11 05:25:08下载
    积分:1
  • vhdl coding for Carry Select Adder
    这是一个vhdl代码的进位选择加法器及其工作100%。
    2023-08-26 17:05:04下载
    积分:1
  • LED
    说明:  一个走马灯的程序,可以按照要求一个一个往后面按顺序点亮(A program for the lantern can be lit one by one according to the requirements.)
    2019-06-28 15:18:09下载
    积分:1
  • Verilog prepared using USB download cable program realize USB protocol and JTAG...
    用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机-Verilog prepared using USB download cable program realize USB protocol and JTAG interface to achieve data conversion state machine
    2022-01-26 07:07:00下载
    积分:1
  • pinlvji
    频率计 测量范围1-100MHz 测量阈值0.1s 计数部分为FPGA/CPLD 语言VHDL 显示部分为51 单片机加八位数码管 语言C(Frequency meter Measuring range 1-100 MHZ Measure threshold is 0.1 s Count part of FPGA/CPLD Language VHDL Display part of 51 MCU with eight digital tube Language C)
    2020-10-30 20:39:55下载
    积分:1
  • AD_FIFO
    简单的Verilog程序,针对音频实验板的AD到DA调通试验,下载执行前请按照自己试验环境更改设置(Simple Verilog program for test the AD to DA loop of universal audio test platform. Please configure it according to the test environment before download and implement the program to FPGA)
    2013-01-26 00:47:37下载
    积分:1
  • demo
    NiosII的C代码,包括网卡,lcd,usb,串口,按键.(NiosII C code, including network cards, lcd, usb, serial, key.)
    2013-07-19 11:17:29下载
    积分:1
  • Moltiplicatore-FP
    moltiplicatore floating point
    2009-05-12 20:26:28下载
    积分:1
  • 硬件描述语言Verilog
    硬件描述语言Verilog-Verilog hardware description language
    2022-07-26 19:00:22下载
    积分:1
  • 696522资源总数
  • 104027会员总数
  • 45今日下载