登录
首页 » VHDL » 这是我自己编写的三分频,也就是奇数分频,占空比为1:1,当然如果需要其它奇数分频,只要将程序里面的N和counter修改即可...

这是我自己编写的三分频,也就是奇数分频,占空比为1:1,当然如果需要其它奇数分频,只要将程序里面的N和counter修改即可...

于 2022-10-27 发布 文件大小:645.60 kB
0 117
下载积分: 2 下载次数: 1

代码说明:

这是我自己编写的三分频,也就是奇数分频,占空比为1:1,当然如果需要其它奇数分频,只要将程序里面的N和counter修改即可-This was my third prepared by the frequency, which is odd hours, frequency and duty ratio of 1:1. Of course, if the needs of other odd hours, frequency, as long as the proceedings inside the N and counter can be amended

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA
    实现温度显示,接温度传感器。在4数码管上显示小数点后两位的温度(temperture of FPGA)
    2012-03-28 23:12:48下载
    积分:1
  • fjq1
    介绍了在数字语音通信中, 利用在系统可编程技术和复杂可编程逻辑器件CPLD, 实现了数字语音的复接和分接 对于其中的单稳态电路的数字化和数字锁相环提取位同步信号也进行了详细的设计说明。实际应用结果表明, 系统工作稳 定可靠, 设计是成功的。(Describes the digital voice communications, the use of in-system programmable technical and complex programmable logic device CPLD, to achieve the digital voice multiplexer and demultiplexer for the single steady state in which the digital circuit and digital phase locked loop extraction bit synchronization signals are also carried out a detailed design specification. The practical application results show that the system works stable and reliable design is successful.)
    2020-12-01 10:39:28下载
    积分:1
  • 13.2_MotionDetec
    基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,基于视频的运动检测(System Generator based image processing engineering, multimedia processing on FPGA source code, based on video motion detection)
    2020-10-23 20:57:22下载
    积分:1
  • 用于FPGA的huffman算法的HDL编码
    用于FPGA的huffman算法的HDL编码,包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。(The huffman algorithm for FPGA HDL coding, including VHDL and Verilog code. Can be used in JPEG and MPEG compression algorithms.)
    2008-08-01 17:25:44下载
    积分:1
  • HDB3
    FPGA实验_HDB3编码器设计(包含5个模块)(FPGA design experiments _HDB3 encoder (including 5 modules))
    2020-11-30 10:29:28下载
    积分:1
  • freeDev数字应用开发板中的VGA控制器的IP核的verilog实现
    freeDev数字应用开发板中的VGA控制器的IP核的verilog实现-freeDev digital application development board of the VGA controller IP core implementation of the verilog
    2022-03-01 11:34:28下载
    积分:1
  • 一个UDP/IP核心架构的VHDL实现
    资源描述这个包提供了一个UDP/IP核心架构的一个开源的VHDL实现和PC机与FPGA接口传输基础C类型(字符、16 / 32 / 64位的整数,浮点数和双打)。
    2022-07-22 12:16:57下载
    积分:1
  • DSP_INTERFACE
    DSP与FPGA时序接口模块,已经经过测试,保证读写稳定(The Interface of DSP to FPGA)
    2021-01-08 10:58:51下载
    积分:1
  • vhdl 语言实现的快速吠陀数学乘法
    此文档包含 VHDL 的Vedic 乘数的详细内容。 它内容Vedic 乘数过程的详细的解释。
    2023-04-07 00:45:03下载
    积分:1
  • 键盘接口电路的一个工程
    键盘接口电路的一个工程---包括vhdl源程序和编译后产生的相关文件-Keyboard interface circuit of a project--- including VHDL source code and compile the relevant documents after
    2022-05-19 23:52:35下载
    积分:1
  • 696518资源总数
  • 106024会员总数
  • 27今日下载