登录
首页 » VHDL » EDA设计实验,用VHDL编写的数字时钟代码,能显示分,秒,小时。根据所设置的频率不同,能够调整时间快慢。...

EDA设计实验,用VHDL编写的数字时钟代码,能显示分,秒,小时。根据所设置的频率不同,能够调整时间快慢。...

于 2022-10-28 发布 文件大小:1.62 kB
0 140
下载积分: 2 下载次数: 1

代码说明:

EDA设计实验,用VHDL编写的数字时钟代码,能显示分,秒,小时。根据所设置的频率不同,能够调整时间快慢。-EDA design of experiments, prepared by VHDL code digital clock showing the hours, seconds, hours. According to the frequency of different settings, time to adjust speed.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA
    基于FPGA设计ADC0809采样控制器原代码-FPGA-based design ADC0809 Sampling Controller source
    2022-05-30 01:45:47下载
    积分:1
  • IDT7005
    双端口静态RAM的VHDL程序,具体芯片型号为IDT7005(DUAL-PORT STATIC RAM)
    2014-04-03 11:40:53下载
    积分:1
  • 此ip核是xvga视频接口控制器,主要针对xilinx公司的开发工具
    此ip核是xvga视频接口控制器,主要针对xilinx公司的开发工具-This ip is nuclear XVGA video interface controller, the main target Xilinx
    2022-01-25 16:44:58下载
    积分:1
  • VHDL-the-count
    利用VHDL 硬件描述语言设计一个0~9999 的加法计数器。根据一定频率的触发 时钟,计数器进行加计数,并利用数码管进行显示,当计数到9999 时,从0 开始重新计数(Use of VHDL hardware description language design a 0 ~ 9999 addition counter. According to a certain frequency of the trigger The clock, counter add count, and use digital pipes to show that when the count to 9999, starting from 0 to count )
    2012-01-13 14:01:38下载
    积分:1
  • mux1
    mux one hwich is teh best knwo progerma i n the workdl and ist is the
    2010-01-25 22:13:37下载
    积分:1
  • 过滤多相
    我的项目执行 filtrage 和抽取使用多相分解,在这种情况下,抽取因子被带到 5,所以筛选器由 5 集团过滤器和每个 oprates 在频率采样除以 5
    2022-02-22 08:15:41下载
    积分:1
  • A VHDL source code for testing the digits and the switches on a spartan 3 basys...
    A VHDL source code for testing the digits and the switches on a spartan 3 basys board
    2023-06-18 08:35:04下载
    积分:1
  • 在Quartus环境中,采用VHDL语言编写的出租车计费系统,系统共分为分频、状态切换、记程、计费等模块,模仿现实中出租车计费。...
    在Quartus环境中,采用VHDL语言编写的出租车计费系统,系统共分为分频、状态切换、记程、计费等模块,模仿现实中出租车计费。-In the Quartus environment, the use of VHDL language taxi billing system, the system is divided into sub-frequency, state switching, recording process, billing and other modules, to imitate reality, taxi billing.
    2022-02-25 18:59:33下载
    积分:1
  • 666基于FPGA的MVB2类设备控制器设计_幸柒荣
    本文首先对多功能车辆总线的基本原理进行了简要的概述,接着对其实时协议进行了分析,然后对 MVB2 类设备控制器的功能及其功能模块的划分设计进行了详细的分析;最后对各功能模块进行了编程实现,并给出了仿真验证波形。(Firstly, the basic principle of the multifunction vehicle bus are briefly outlined, then analyze the real time protocol, then carried out a detailed analysis of the classification of the design function and the function module of the MVB2 device controller; finally, the function of each module of the program, and gives the simulation waveforms.)
    2017-10-24 10:57:41下载
    积分:1
  • RS译码的Euclid算法及其FPGA实现,并通过仿真器的出结果,对于设计RS译码很有帮助...
    RS译码的Euclid算法及其FPGA实现,并通过仿真器的出结果,对于设计RS译码很有帮助-RS decoding Euclid algorithm and its FPGA implementation, and through the simulator results are helpful for the design of RS decoder
    2022-08-20 11:45:06下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载