登录
首页 » VHDL » 基于fpga的液晶驱动开发过程相关资料,用于借鉴和学习

基于fpga的液晶驱动开发过程相关资料,用于借鉴和学习

于 2023-02-14 发布 文件大小:256.28 kB
0 110
下载积分: 2 下载次数: 1

代码说明:

基于fpga的液晶驱动开发过程相关资料,用于借鉴和学习-Fpga-based LCD driver development process relevant information, for reference and learning

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 通过VHDL语言的例子,FPGA的VHDL语言的原型(八)是
    应用背景FPGA原型的VHDL例子提供一系列清晰,易于遵循的快速代码开发模板;大量的实际例子来说明和强化的概念和设计技术;现实可实施的项目和测试在Xilinx原型板;深入探索和Xilinx PicoBlaze软核微处理器。关键技术本书采用“做中学”介绍VHDL和FPGA技术的概念和设计人员通过一系列的实验方法。
    2022-03-18 12:23:37下载
    积分:1
  • 超大规模集成电路的VHDL基本编码…………
    2022-03-26 19:32:17下载
    积分:1
  • FPGA中嵌入8051的核 并且实现控制128*64的液晶显示
    FPGA中嵌入8051的核 并且实现控制128*64的液晶显示-FPGA embedded in 8051 and to achieve control of the nuclear 128* 64 LCD
    2023-05-15 17:55:03下载
    积分:1
  • hdlc
    hdlc协议的封装与解析,fsc校验,完整的例程代码(Decode and Encode an HDLC packet ,using FCS16 calculation)
    2015-09-21 11:20:55下载
    积分:1
  • 系统设计
    说明:  基于无源蜂鸣器和矩阵按键的电子琴系统设计(design of Electronic Piano System Based on Passive Buzzer and Matrix Key)
    2020-06-21 01:20:08下载
    积分:1
  • jk-filpflop
    这个是vhdl中很常见的jk filpflop的文件只用于很小数位的变化 其中的jk文件是up down运算都符合的(This is a very common vhdl jk filpflop file is only used for very small changes in a digital file which jk is up down operations are met)
    2013-11-19 11:43:07下载
    积分:1
  • sdram controller vhdl
    sdram controller vhdl
    2022-03-11 14:56:59下载
    积分:1
  • mp3decoder
    verilog实现mp3解码程序,包括testbench(mp3 decoder verilog implementation procedures, including the testbench)
    2020-12-31 15:38:59下载
    积分:1
  • sportswatch
    完整的跑表设计,时,分,秒都显示,希望能对大家有用,谢啦(Complete stopwatch design, hours, minutes, seconds, show, hoping to be useful for everyone,)
    2009-12-09 11:25:27下载
    积分:1
  • SASX
    说明:  Use of Kalman and EKF on two-phase permanent magnet synchronous motor of the state estimate CDCDCDCDCCC
    2020-06-24 11:40:02下载
    积分:1
  • 696516资源总数
  • 106481会员总数
  • 12今日下载