网站首页

利用RC实现AD采集FPGA实现

于 2023-02-23 发布文件大小:1.40 MB

 0  127

下载积分: 2 下载次数: 1

我要下载

代码说明：

这个是以前做的毕业设计中的，利用RC的充放电来实现AD采集的程序，利用高精度的电阻和电容，接在FPGA的一个IO口，利用充放电算法，实现高精度低成本的AD采集。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FPGA_DSP_Rapid-IO
基于FPGA实现DSP与Rapid-IO网络互联()

2017-10-31 09:53:20下载

积分：1
AskPsk
说明： ask psk 编码调制的vhdl 实现(ask psk coded modulation to achieve the VHDL)

2005-11-26 09:14:32下载

积分：1
8 位加法器 verilog
嘿，这里是 ise 格式代码为 xilinx 软件 verilog 的 8 位固定点编码使用此编码与测试工作台为例

2022-07-01 13:04:00下载

积分：1
bcd
it shows bcd counter

2013-01-01 16:16:48下载

积分：1
重力中心计算器
在本文中，我们设计了一个重力中心计算器，加快计算的重力中心，可以在中使用自动控制系统或计算机动画。这个项目的目的是计算系统的重力中心通过导入一系列的坐标和点的重量包括点。在系统中导入六个点后从当前的重力最远点决定的，然后在导入新的点之前最远点是删除。

2022-02-18 16:05:12下载

积分：1
can-lite-vhdl-master
CAN VHDL Code. Behavioral implementation of CAN bus interface.

2021-01-19 21:48:41下载

积分：1
hamming
verilog语言实现一个CPU，汇编程序实现汉明编码功能，输入11位代码，输出15位编码结果。(Verilog language to achieve a CPU, assembler to achieve Hamming coding function, enter 11 bit code, output 15 bit encoding results.)

2020-07-03 14:00:01下载

积分：1
altfp_matrix_mult
浮点数矩阵乘法模块 verilog语言编写可直接调用(Floating-point matrix multiplication module can directly call verilog language)

2013-12-18 15:08:36下载

积分：1
DDR2 SDRAM CONTROLER
DDR2 SDRAM在opencore上download的！！！！！！！！！！！！！！！

2022-03-01 23:29:33下载

积分：1
32bit_add_exercise
32位全加器，另有一个采用流水线的版本，是基于verilog语言的，很实用，希望对大家有所帮助(32-bit full adder, while a pipelined version，code is based on verilog language, it is practical, we hope to help)

2016-07-19 14:31:17下载

积分：1

696518资源总数
105949会员总数
22今日下载

利用RC实现AD采集FPGA实现

0 个回复

热门标签

热门下载