-
1
说明： 一个解决除法溢出的例子，可以学习到很多，注释很详细(A solution to the division overflow example, you can learn a lot, very detailed notes)
- 2013-12-24 09:19:13下载
- 积分：1
-
chuankou
说明： 本实验为UART回环实例，实验程序分为顶层unrt_top、发送模块uart_tx、接收模块 uart_rx，以及时钟产生模块clk＿div。uart＿rx将收到的包解析出8位的数据，再传送给 uart_tx发出，形成回环。参考时钟频率为100MHz，波特率设定为9600bps。(This experiment is an example of UART loop. The experimental program is divided into top-level unrt_top, sending module uart_tx, receiving module uart_rx, and clock generation module clk_div. Uart_rx parses the received packet into 8 bits of data and sends it to uart_tx to send out, forming a loop. The reference clock frequency is 100 MHz and the baud rate is set to 9600 bps. stay)
- 2020-06-24 01:40:02下载
- 积分：1
-
C-V2X-master
LTE is an abbreviation for Long Term Evolution.
- 2019-06-29 01:08:09下载
- 积分：1
-
视频运动补偿预测块的 verilog代码
这是一个关于 VLSI 设计项目。主题是压缩的视频中的运动补偿预测块设计。项目包括 RTL 代码，代码验证平台。
项目使用软件的新思科技，例如： 设计编译器 (合成)、 IC 编译器 （布局）......
请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2023-05-03 18:25:03下载
- 积分：1
-
FPGA_LED
FPGA入门点亮一个LED灯，作为FPGA入门级程序(FPGA is)
- 2012-03-26 21:57:27下载
- 积分：1
-
10_1_hdmi_test
说明： fpga的hdmi驱动，只包括视频信号没使用音频线，总体跟DVI控制一样，可参考DVI说明手册进行观看(driver of HDMI using fpga)
- 2020-03-01 15:49:44下载
- 积分：1
-
P4 (3)
支持{addu、subu、lui、ori、jal、jr、lw、sw、nop}指令集的单周期CPU，verilog硬件描述语言实现(Support {addu, subu, lui, ori, jal, jr, lw, sw, nop} instruction set of one-cycle CPU, Verilog hardware description language implementation)
- 2018-12-02 17:22:40下载
- 积分：1
-
URAT串口调试经典程序（Verilog）
URAT串口调试程序，包括串口通信的基本常识，串口通信原理，其中有调试的程序代码，包括调试前准备和上电调试，总之是一个很好的程序，经过仿真和上电调试，符合设计要求。
- 2023-07-31 05:50:03下载
- 积分：1
-
tdma_code
tdma参数化模块。可以自动生成2的n次的tdma哥时隙，用户可根据需要自己配置参数(tdma see the number of model lumps. 2 n basis following manner tdma chance possible 以自 dynamic generation, for root needed self-placement see number)
- 2013-09-03 21:52:51下载
- 积分：1
-
FPGA编程：基于Verilog实现的DDS波形发生器
用FPGA实现DDS波形发生器。可以实现方波，三角波，正弦波的切换，实现频率的调节。三角波和正弦波均用查表法实现。本文档包括一个主程序的代码，按键和显示的实例化程序代码、调用ROM生成的代码以及正弦波和三角波实现的数据表。
- 2022-01-26 05:31:12下载
- 积分：1
