登录
首页 » Verilog » 利用RC实现AD采集FPGA实现

利用RC实现AD采集FPGA实现

于 2023-02-23 发布 文件大小:1.40 MB
0 48
下载积分: 2 下载次数: 1

代码说明:

这个是以前做的毕业设计中的,利用RC的充放电来实现AD采集的程序,利用高精度的电阻和电容,接在FPGA的一个IO口,利用充放电算法,实现高精度低成本的AD采集。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • T200071012217h
    此源码为线性相位滤波的vhdl源码与设计心的体会,理论分分析与工程实践总结相结合,有非常大的参考价值 可直接使用。 (The source for the linear phase filter VHDL source code and design of the heart experience, theoretical analysis to summarize the combination of engineering practice, a very large reference value can be used directly.)
    2012-07-10 16:08:08下载
    积分:1
  • 32 位超前进位加法器的设计
    在本文设计的 32 位携带看超前进位加法器做.the 通过设计 8 4 位共轭亚油酸块降低复杂度。
    2022-03-23 01:59:34下载
    积分:1
  • DAC_sinewave_timer_int
    8051 1Khz sine wave generator. make use of DAC0808 and timer 0 interrupt. Also single led is blinked continuously.
    2011-12-12 13:19:08下载
    积分:1
  • UART_TX
    说明:  fpga串口的接收程序基于verilog语言拿走不用谢。(The receiving program of FPGA serial port is based on Verilog language.)
    2020-06-18 03:20:02下载
    积分:1
  • UART
    说明:  使用FPGA的FIFO,状态机,乒乓操作等实现了异步UART。(The use of FPGA-FIFO, state machine, ping-pong operation to achieve the asynchronous UART.)
    2008-10-09 15:59:20下载
    积分:1
  • xspUSB
    说明:  关于usb调试相关测试 代码,用于测试和适配等(usb coding for testing , verigy, for studing usb and fpga)
    2020-06-22 23:00:01下载
    积分:1
  • 7-5
    基于FPGA的ip核FIR低通滤波器,实现滤波功能,简单好用(FPGA-based ip core FIR filter for filtering function, easy to use)
    2020-10-05 11:47:38下载
    积分:1
  • 基于Verilog的自动售卖机
    基于Verilog的自动售卖机设计,利用数码管显示商品价格和找零,用LED灯的量灭表示选定的商品,用按键(按键设置了消抖模块)控制确认购买和选择和找零,购买并找零后重新跳回IDLE重新选择商品。
    2022-09-01 01:55:03下载
    积分:1
  • Digital-System
    A complete VHDL source code to 5-storey elevator
    2014-09-05 11:24:26下载
    积分:1
  • RS_coder
    基于verilog的RS编码器 绝对实用(Based on the RS encoder verilog absolute utility)
    2010-12-07 20:51:02下载
    积分:1
  • 696524资源总数
  • 103945会员总数
  • 46今日下载