-
FIFO_design
FIFO 是首字母缩略词为第一次中，第一次出来，这是与相关的方式组织和操纵的抽象
相对于时间和优先顺序的数据。此表达式描述队列处理技术的原则或
为相互冲突的需求提供服务的订购过程的第一次来，先到先得 (FCFS) 行为： 哪里人
他们到达的顺序离开队列或等轮到在交通控制信号。
FCFS 也是 FIFO 操作系统调度算法，使每个进程的 CPU 的行话术语
他们来的顺序的时间。在更广泛的意义上，后进先出法或最后一次在第一次出的抽象是相反的
FIFO 组织的抽象。区别也许是最清晰的考虑不太常用的同义词
后进先出等 FILO （指最后一出）。本质上，两者都是一个更广义的列表的具体案件 （其中
可以访问任何位置）。区别在于不在列表中 （数据），但在访问内容的规则。其中一个
子类型将添加到一端，并从其他起飞，它的对面花和只在一端上放的东西。[] 1
从队列中移除的项特设办法的俚语变异铸造或被作为 OFFO，站立
为上-火先出。优先队列是一个变体的队列的名称 FIFO，没有资格
- 2022-03-03 22:52:08下载
- 积分：1
-
32bit_add_exercise
32位全加器，另有一个采用流水线的版本，是基于verilog语言的，很实用，希望对大家有所帮助(32-bit full adder, while a pipelined version，code is based on verilog language, it is practical, we hope to help)
- 2016-07-19 14:31:17下载
- 积分：1
-
fpga_video_game-master
在开发板EGO1上实现的直升机飞行游戏，随时间的累积，速度不断加快，数码管显示积分( Helicopter game in verilog)
- 2021-05-07 07:58:37下载
- 积分：1
-
Verilog Jpeg 编码器
这个核接收红色，绿色和蓝色的像素值作为输入，就像从一个tiff图片文件一样，产生构建一个JPEG图片所需的JPGE比特流。这个核是用通用的、一般的Verilog代码编写，可以运行到任何FPGA上。这个核不依靠于任何的专用IP核，所有用来实现JPEG编码器的功能都是用Verilog编写的，整个代码都是独立的。这个核在不同的量化和霍夫曼表下，在很多图片上仿真过。效果很好！
- 2022-03-12 01:53:29下载
- 积分：1
-
vga
VGA显示控制：时序控制+像素点的颜色处理显示十字光标（vorilog）(VGA Display Control: Timing Control+ pixel color processing and display cross cursor (vorilog))
- 2010-11-27 14:02:12下载
- 积分：1
-
Verilog Booth 型乘法器
此文件描述的 verilog booth 型乘法器的代码。源代码是模拟和验证效果会更好
- 2022-08-21 23:35:26下载
- 积分：1
-
Verilog-Generator-of-Neural-Networks
利用DE0nano开发板实现了对用的卷积神经网络(The CNN algorithm is implemented.based FPGA)
- 2018-11-22 15:26:05下载
- 积分：1
-
spi的验证ip
用SystemVerilog写spi通信模块的验证ip结构简洁，容易上手可以作为spi设计中的验证之用
- 2022-02-14 06:19:44下载
- 积分：1
-
shift example
shift example for verilog
- 2018-12-18 05:24:04下载
- 积分：1
-
callback
This is code of UVM CALLBACK function.
- 2020-06-24 15:40:02下载
- 积分：1
