登录
首页 » Verilog » 分频及姓名输出

分频及姓名输出

于 2023-04-13 发布 文件大小:225.07 kB
0 99
下载积分: 2 下载次数: 1

代码说明:

对 50 MH z时钟 资源 进行分频, 输出128 KHz时钟信号,将姓名 的 ASCII 码存在数组 中, 并 128 KH z输出每时钟分频原理如下:分频因子为194H,计数器从0计数,clk上升沿有效,当计数器累加到194H时,此时已经完成了clk128周期的一半,此时使clk128翻转,之后分频因子清零,1/2个周期结束,计数器重新开始计数直到下一次翻转。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Send-Program
    program send sms by sim900 module
    2012-08-08 18:25:11下载
    积分:1
  • CPU
    十一和通过vivado实现多周期cpu,各种作业再里面包含了(Realizing multi period CPU)
    2020-12-29 10:19:00下载
    积分:1
  • 基于AHB的SDRAM Verilog代码
    该代码为基于AHB总线的SDRAM Verilog代码,对于进一步理解AHB协议有很大帮助,非常适合AMBA的初学者
    2022-04-27 15:05:28下载
    积分:1
  • 基于FPGA的别踩白块儿
    把安卓上的“别踩白块儿”游戏移植到了FPGA平台上,本段程序是街机模式的程序,使用VGA方式,按键控制的,用户交互方面比较好
    2022-02-25 07:50:41下载
    积分:1
  • 可以在Verilog HDL及其测试代码协议实现
    本控制器与博世参考模型测试
    2022-11-08 00:20:03下载
    积分:1
  • SeggerEval_LPC2478
    emWin 在LPC2478上实现LCD的高性能显示(emWin to achieve high-performance LCD display in the LPC2478)
    2012-08-04 13:54:29下载
    积分:1
  • train_controler
    train controler by verilog
    2012-09-03 16:16:23下载
    积分:1
  • Xilinx_2018_Licenses_Downloadly.ir
    说明:  Xilinx Licenses 2018
    2020-06-25 08:20:01下载
    积分:1
  • 视频运动补偿预测块的 verilog代码
    这是一个关于 VLSI 设计项目。主题是压缩的视频中的运动补偿预测块设计。项目包括 RTL 代码,代码验证平台。 项目使用软件的新思科技,例如: 设计编译器 (合成)、 IC 编译器 (布局)...... 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2023-05-03 18:25:03下载
    积分:1
  • uart-for-fpga
    说明:  Simple UART for FPGA is UART (Universal Asynchronous Receiver & Transmitter) controller for serial communication with an FPGA. The UART controller was implemented using VHDL 93 and is applicable to any FPGA. Simple UART for FPGA requires: 1 start bit, 8 data bits, 1 stop bit! The UART controller was simulated and tested in hardware.
    2020-06-24 22:00:02下载
    积分:1
  • 696518资源总数
  • 105922会员总数
  • 10今日下载