登录
首页 » Verilog » 分频及姓名输出

分频及姓名输出

于 2023-04-13 发布 文件大小:225.07 kB
0 127
下载积分: 2 下载次数: 1

代码说明:

对 50 MH z时钟 资源 进行分频, 输出128 KHz时钟信号,将姓名 的 ASCII 码存在数组 中, 并 128 KH z输出每时钟分频原理如下:分频因子为194H,计数器从0计数,clk上升沿有效,当计数器累加到194H时,此时已经完成了clk128周期的一半,此时使clk128翻转,之后分频因子清零,1/2个周期结束,计数器重新开始计数直到下一次翻转。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • cos
    原创:cos函数和sin函数的VHDL实现,很实用(cos of the VHDL implementation)
    2020-11-27 22:29:30下载
    积分:1
  • PS2_Core
    or1200 PS2_Core code
    2010-07-18 23:26:44下载
    积分:1
  • Digital-clock
    数字时钟6位数码管显示。主要器件为74ls48和74ls160 /74ls161。功能:1.显示时、分、秒。2. 可以24小时制或12小时制。3. 具有校时功能(Digital clock six digital tube display. Main components of 74ls48 and 74ls160/74ls161. Features: 1. Shows hours, minutes, seconds. (2) a 24-hour or 12-hour clock. 3 a school function)
    2013-07-18 18:11:44下载
    积分:1
  • 罗密欧与朱丽叶
    此代码显示的颜色,它需要与 GPIO 连接。希望你喜欢它。它不是我的工作。
    2023-01-14 00:00:05下载
    积分:1
  • DDS波形发生器
    DDS波形生成器verilog语言书写(FPGA型号cy4以上)(DDS generate verilog)
    2017-07-17 22:25:11下载
    积分:1
  • textiowrite
    quartus ii 环境下,一个完整的利用TEXTIO仿真的源代码,包括读数据文件和输出数据到文件。(Under quartus ii environment, a complete simulation using TEXTIO source code, including reading data files and output data to a file.)
    2014-02-03 23:56:30下载
    积分:1
  • 设计和ASIC平台实现DDR SDRAM控制器
    专用的内存控制器是素数在不包含的微处理器的应用程序的重要性(高端应用)。内存控制器提供内存刷新指令信号,读取和写入操作和SDRAM的初始化。我们的工作将集中于ASIC双数据速率(DDR)SDRAM设计方法控制器位于DDR SDRAM和总线之间高手。控制器简化了SDRAM命令接口标准的系统的读/写接口,也优化的读/写周期的存取时间。双倍数据速率(DDR)SDRAM控制器使用Cadence RTL实现编译器。
    2023-02-20 15:00:04下载
    积分:1
  • vbyuanma
    示波器的源码,基于串行口的,(oscilloscope source code, based on the serial port,)
    2007-04-18 19:11:22下载
    积分:1
  • 1920*1080的VGA驱动模块设计
    作为一种古老的接口,支持的分辨率远高于HDMI和DVI,1920分辨率根本不在话下,本设计在QUARTUS下设计,编译,加载运行通过效果良好。
    2023-02-28 11:15:04下载
    积分:1
  • DDSVHDLCODE
    本人收集的多个VHDL语言编写的正弦波发生器以及SPWM程序。(I collected multiple VHDL language of sine wave generator SPWM program.)
    2021-04-06 22:39:02下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载