网站首页

verilog program for 8

于 2023-07-15 发布文件大小:210.82 kB

 0  164

下载积分: 2 下载次数: 1

我要下载

代码说明：

verilog program for 8-bit multiplier

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

source
ＦＰＧＡ与ＳＤＲＡＭ　的　ＶＨＤＬ　接口设计(ｔｈｅ　interface of FPGA and SDRAM)

2012-03-28 22:17:19下载

积分：1
FPGA
实现温度显示，接温度传感器。在4数码管上显示小数点后两位的温度(temperture of FPGA)

2012-03-28 23:12:48下载

积分：1
AMBA APB桥VHDL
这是一个AMBA APB桥实现VHDL。这包括主人，奴隶和试验台试验桥。我已经测试功能。

2022-06-02 20:02:44下载

积分：1
class16_pll
说明： FPGA实现PLL锁相环，输出不同频率的时钟控制信号。(FPGA realizes PLL and outputs clock control signals of different frequencies.)

2021-03-19 17:19:19下载

积分：1
BT1120转GTX详细设计方案
bt1120设计方案，描述了具体的方案设计以及整体的架构设计(Bt1120 design scheme, describes the specific scheme design and the overall architectural design)

2020-06-25 05:40:02下载

积分：1
verilog code for counter four
verilog code for counter four

2022-01-26 05:32:56下载

积分：1
EDA-Cont-LED-201006
FPGA-CPLD实习计数器7段数码管控制接口设计与LED显示控制，FPGA译码(FPGA-CPLD internship counter 7-segment LED control interface design and LED display control, FPGA decoder)

2013-05-11 23:09:25下载

积分：1
用VHDL语言编写一计时范围为59.99秒的跑表
计时范围为59.99秒；有计时开始和停止计时控制，复位控制可以对所有计时进行异步复位；计时结果由四位七段数码管显示。

2022-02-13 02:19:25下载

积分：1
viterbi
维特比译码，卷积编码，verilog编写，2,1,2编码(Victor than decoding, convolution code, verilog write, 2,1,2 coding )

2011-12-08 23:10:45下载

积分：1
qam_64
64QAM调制,采用硬件语言verilog实现,其中调用了DDS的IP核(64QAM modulation, using language verilog hardware implementation, which is called the IP core of the DDS)

2021-03-02 23:29:33下载

积分：1

696516资源总数
106478会员总数
6今日下载

verilog program for 8

0 个回复

热门标签

热门下载