-
train_controler
train controler by verilog
- 2012-09-03 16:16:23下载
- 积分:1
-
VHDL_SPISLAVE
spi-slave通信的vhdl实现及其仿真(VHDL implementation of spi-slave communication)
- 2017-12-16 18:28:15下载
- 积分:1
-
串口中断_niosII.rar
解压密码:www.21control.com
串口中断_niosII.rar
解压密码:www.21control.com
- 2023-01-05 21:10:04下载
- 积分:1
-
LMS自适应均衡器
在通信系统中的信道带来了重要的作用。通道可以涉及许多不同类型的扭曲我们的信息。尤其是无线信道的多径失真严重。而且更严重的是这种失真是随机的。为了解决这个问题,多渠道的影响需要在均衡器接收端。这种均衡器采用不同的学习算法连续识别通道。该项目是VHDL实现LMS学习算法流水线架构。所以这个实施可以工作以更高的数据速率以较少的时钟速度的要求,因此以较少的功耗
- 2022-01-29 00:11:01下载
- 积分:1
-
alu
this is the vhdl code for the arithmetic logic unit.enjoy!
- 2013-08-22 18:51:35下载
- 积分:1
-
Altera公司的DE2平台的VGA接口的应用程序,从上到下KEY0
ALTERA的DE2平台VGA接口应用,由KEY0-KEY3控制上下左右,使屏幕上光标移动,由Verilog描述。-ALTERA the DE2 platform VGA interface applications, from top to bottom KEY0-KEY3 about control, so that the screen cursor by the Verilog description.
- 2022-09-28 16:00:04下载
- 积分:1
-
procedures major hardware description language (VHDL) to achieve : MCU and FPGA...
程序主要用硬件描述语言(VHDL)实现:
单片机与FPGA接口通信的问题-procedures major hardware description language (VHDL) to achieve : MCU and FPGA interface communication problems
- 2022-02-12 01:14:15下载
- 积分:1
-
Verilog
32位存储器Verilog附带test文件,可以在modulesim仿真
还有加法、减法器,译码器等常用Verilog器件,都附带仿真test。(Memory test with Verilog)
- 2010-07-17 17:20:00下载
- 积分:1
-
SineGen
Basic VHDL code to create a sine wave generator for an FPGA board.
- 2014-01-24 01:04:15下载
- 积分:1
-
VHDL洗衣机控制器
VHDL 洗衣机程序,可实现定时、报警、洗衣,脱水等等功能。底层为VHDL文件,顶层为电路图连接
- 2023-07-12 00:20:04下载
- 积分:1