登录
首页 » VHDL » 高速双端口RAM的vhdl实现。包含仿真波形

高速双端口RAM的vhdl实现。包含仿真波形

于 2023-08-22 发布 文件大小:296.47 kB
0 111
下载积分: 2 下载次数: 1

代码说明:

高速双端口RAM的vhdl实现。包含仿真波形-High-speed dual-port RAM realize the VHDL. Contains the simulation waveform

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Poiseuille_BB_solution
    LBM用于Poiseuille流初学者程序,直接反弹格式(LBM Poiseuille)
    2021-02-24 15:49:39下载
    积分:1
  • SimpleVOut-master
    说明:  SimpleVOut (SVO) is a simple set of FPGA cores for creating video signals in various formats. The cores connect using AXI-streams. Most configurations (resolution, framerate, colordepth, etc.) are set at compile-time using Verilog parameters. See svo_defines.vh for details on those parameters.
    2020-06-24 21:20:01下载
    积分:1
  • 05_key_test
    说明:  利用FPGA实现对外设按键的控制,例如用户库用按键控制跑马灯的效果(FPGA is used to realize the control of external keys, such as the effect of user database using keys to control the running horse lamp)
    2020-06-16 10:00:11下载
    积分:1
  • 硬件描述语言Verilog
    硬件描述语言Verilog-Verilog hardware description language
    2022-07-26 19:00:22下载
    积分:1
  • 自己编的一个分频器的程序模版 虽然原理很简单,经过多次实践很实用 被多次用在其它的程序中...
    自己编的一个分频器的程序模版 虽然原理很简单,经过多次实践很实用 被多次用在其它的程序中-own series of the dividers of a procedure template Although very simple principle, after repeated practice by many very practical use in other proceedings, and,
    2022-02-15 15:20:10下载
    积分:1
  • acx735_usb_ddr3_tft
    说明:  USB传图至fpga板缓存至DDR内,FPGA再读出图像数据,显示在TFT彩屏上;(USB to the FPGA board cache DDR, FPGA read out the image data, display on the TFT color screen;)
    2021-01-30 18:06:45下载
    积分:1
  • 基于VHDL的点阵控制
    1、固定红色显示一个汉字或图形,显示亮度4 级可调,用一个btn 按钮实现亮度调节,亮度变化视觉效果要尽量明显。2、用从红到绿 8 级渐变色显示一个固定汉字或图形。3、分别用单字循环显示、左右滚动显示、上下滚动显示三种显示方式单色显示四个汉字或图形,显示过程中,显示方式用一个btn 按键进行切换。4、显示的图形或汉字要尽量饱满美观。
    2022-04-27 08:32:36下载
    积分:1
  • 这是最后一个,处理器内部ROM,如有需要,大家就顶
    这是最后一个,处理器内部ROM,如有需要,大家就顶-this is the last one, the processors internal ROM, if necessary, on the top you
    2022-01-26 08:01:31下载
    积分:1
  • Uses Verilog the HDL design, development board realizes in Altera on the EP1S10S...
    采用Verilog HDL设计,在Altera EP1S10S780C6开发板上实现 选取6MHz为基准频率,演奏的是梁祝乐曲 - Uses Verilog the HDL design, development board realizes in Altera on the EP1S10S780C6 selects 6MHz is the datum frequency, the performance is Liang wishes the music
    2022-04-11 11:29:11下载
    积分:1
  • Visual Basic 编写的,为程序增加扫描功能
    Visual Basic 编写的,为程序增加扫描功能-Written in Visual Basic, in order to increase the scanning process
    2023-05-11 04:15:02下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载