登录
首页 » VHDL » VHDL语言基本数学运算库

VHDL语言基本数学运算库

于 2022-03-03 发布 文件大小:242.08 kB
0 133
下载积分: 2 下载次数: 1

代码说明:

VHDL语言基本数学运算库-VHDL basic arithmetic library

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • LDPC_Encoder
    说明:  verilog 编写的ldpc编码,含有两个文件(LDPC written by Verilog)
    2021-03-08 19:19:28下载
    积分:1
  • 电子自动售货机
    应用背景电子自动售货机使用FPGA。 ;使用简单的Verilog仿真,我们可以很容易地实现硬件设计在我们的现实生活环境满足效率问题,成本和透明度。通过使用基于FPGA的EVM关键技术电子自动售货机使用FPGA
    2023-07-09 20:30:04下载
    积分:1
  • verilogsram
    SRAM 读写实验,SRAM存储器的读写操作,Verilog源码有助于提高代码coding能力。使用例程。(SRAM write and read)
    2017-04-20 22:20:05下载
    积分:1
  • 本例为电子琴VHDL程序原代码,电子琴,可实现基本功能
    本例为电子琴VHDL程序原代码,电子琴,可实现基本功能-In this case the procedures for organ VHDL source code, organ, can realize the basic functions of
    2022-03-23 15:59:38下载
    积分:1
  • verilog easy to achieve CPI general
    verilog实现的简易通用型CPI接口-verilog easy to achieve CPI general-purpose interface
    2022-11-22 16:45:03下载
    积分:1
  • RS232RefComp
    本文档介绍了通用异步收发器(UART)VHDL 组件,它可以使用,也可以与PmodRS232或与一个板上的RS232端口。一个UART 部件被用于转换串行数据为并行数据,并且并行数据为串行数据。串行 转移到UART数据被放置在一个输出总线经过了UART将其转换成并行 信息。该总线可以被用作输入到其它逻辑门阵列中。所得到的数据可 然后再次使用UART组件被送回了串行。
    2022-05-13 15:17:28下载
    积分:1
  • VHDL language design stopwatch, timer function of the realization, the realizati...
    VHDL语言设计的秒表,实现计时功能,实现报时功能,并且通过硬件实验。-VHDL language design stopwatch, timer function of the realization, the realization of time functions, and through hardware experiments.
    2022-09-16 02:55:02下载
    积分:1
  • DFT_S_OFDM_lyl
    LTE上行链路使用的DFT-S-OFDM系统的仿真,其中包括QPSK星座映射、串并转换、N点DFT、子载波映射等。(LTE uplink using the DFT-S-OFDM system simulation, including QPSK constellation mapping, string and conversion, N-point DFT, subcarrier mapping, etc..)
    2020-11-01 20:59:55下载
    积分:1
  • Write their own extensions clock, an increase of the year, month day time, veril...
    自己写的扩展功能时钟,增加了年、月日计时,verilog代码,已在spatarn3实现。-Write their own extensions clock, an increase of the year, month day time, verilog code in spatarn3 realize.
    2023-01-04 22:35:04下载
    积分:1
  • Quartus II VHDL语言8分频器计数器
    分频计数器是指对信号进行分频处理的计数器,分频分偶数和奇数分频两种。VHDL主要用于描述 数字系统的结构,行为,功能和接口。除了含有许多具有硬件特征的语句外,VHDL的语言形式、描述风格以及语法是十分类似于一般的 计算机高级语言。VHDL的程序结构特点是将一项工程设计,或称设计实体(可以是一个元件,一个电路模块或一个系统)分成外部(或称可视部分,及端口)和内部(或称不可视部分),既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后,一旦其内部开发完成后,其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL 系统设计的基本点。
    2022-06-12 04:54:28下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载