登录
首页 » VHDL » 这是一个简单的除法器(32bit/16bit),采用移位相减法

这是一个简单的除法器(32bit/16bit),采用移位相减法

于 2022-07-06 发布 文件大小:835.00 B
0 98
下载积分: 2 下载次数: 1

代码说明:

这是一个简单的除法器(32bit/16bit),采用移位相减法-This is a simple divider (32bit/16bit), using phase shift subtraction

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Cadence_manual_1.2.pdf
    Cadence_manual_1.2.pdf
    2022-01-26 00:20:48下载
    积分:1
  • 8051的vhdl源代码,主要针对初学者
    8051的vhdl源代码,主要针对初学者-8051 VHDL source code, mainly for beginners
    2022-02-05 02:00:30下载
    积分:1
  • RobustVerilog_free1.2_win
    RobustVerilog生成verilog工具(RobustVerilog version)
    2021-01-22 18:18:41下载
    积分:1
  • Verilog
    用Verilog实现一个基于Mesh拓扑结构的路由器网络(Using Verilog to implement a router network based on Mesh topology)
    2021-03-25 15:49:14下载
    积分:1
  • Microsoft-Word--(11)
    信号源模块源程序,可以实现程序模块的实现,然后发生需要的程序(Source module source code, you can achieve the realization of the program modules, and the occurrence of the required procedures)
    2014-12-30 11:12:32下载
    积分:1
  • cycloneII Quartus verilog to develop a simple sequential circuit
    cycloneII Quartus verilog开发的简单时序电路-cycloneII Quartus verilog to develop a simple sequential circuit
    2022-03-01 09:19:56下载
    积分:1
  • HDB3
    FPGA实验_HDB3编码器设计(包含5个模块)(FPGA design experiments _HDB3 encoder (including 5 modules))
    2020-11-30 10:29:28下载
    积分:1
  • Altera Sdram IP 源码,VHDL写的
    Altera Sdram IP 源码,VHDL写的-Altera Sdram IP source code, VHDL written
    2022-04-21 21:08:22下载
    积分:1
  • DWT-VHDL
    小波变换的VHDL代码,内带正变换逆变换的测试文件。(Wavelet transform VHDL code, with a positive transformation within the inverse transform of the test file.)
    2010-05-14 20:37:27下载
    积分:1
  • VHDL 与数字电路设计程序参考书所有程序 1
    VHDL 与数字电路设计程序参考书所有程序 1-VHDL and digital circuit design process all the procedures a reference book
    2022-05-05 06:43:48下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载