登录
首页 » VHDL » HDL的例子源代码3 / 5

HDL的例子源代码3 / 5

于 2022-07-26 发布 文件大小:288.64 kB
0 141
下载积分: 2 下载次数: 1

代码说明:

HDL example source code 3/5 jkff_a

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 数字逻辑课程设计,用vhdl实现红外线传输系统的课程设计,下载验证通过...
    数字逻辑课程设计,用vhdl实现红外线传输系统的课程设计,下载验证通过-Digital logic course design, using vhdl infrared transmission system to achieve curriculum design, download verified by
    2023-07-10 17:40:03下载
    积分:1
  • bit // Data port, granularity 8
    // -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : Unknown, Use with caution! // Description Specification // General Description: 8, 16, 32-bit WISHBONE Master // Supported cycles: MASTER, READ/WRITE // MASTER, BLOCK READ/WRITE // MASTER, RMW // Data port, size: 8, 16, 32-bit // Data port, granularity 8-bit // Data port, Max. operand size 32-bit // Data transfer ordering: little endian // Data transfer sequencing: undefined-//-*- Mode: Verilog-*- // Filename : wb_master.v // Description : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : Unknown, Use with caution! // Description Specification // General Description: 8, 16, 32-bit WISH
    2023-03-16 01:05:04下载
    积分:1
  • Sopc technology
    基于sopc技术的数字均衡器带通滤波器及12864液晶显示-Sopc technology-based digital equalizer band-pass filter and liquid crystal display 12864
    2022-10-06 03:55:04下载
    积分:1
  • 16-bit-CPU
    单周期16位CPU的设计,我们的计算机组成原理课设,可以实现R型、I型和J型指令,内有报告和指导书(Single-cycle 16-bit CPU design, our Principles of Computer Organization class set, you can achieve R-type, type I, and J-type instructions, reports and instructions)
    2020-08-02 10:28:35下载
    积分:1
  • sm4 vhdl
    sm4密码算法在FPGA上的实现。 编程语言为VHDL,开发工具是quartus13.1,已在modelsim上仿真通过。压缩包包含两个.v文件,一个是sm4算法的库函数文件,一个是sm4算法的top文件。
    2022-11-05 14:20:03下载
    积分:1
  • 计数器,用VHDL语言实现。
    Counter written in VHDL.
    2022-11-25 23:35:03下载
    积分:1
  • 一种基于FPGA的通用微处理器设计
    一种基于FPGA的通用微处理器设计-A general-purpose FPGA-based microprocessor designs ....
    2022-03-24 23:27:29下载
    积分:1
  • How to Connecting Xilinx FPGAs to the Philips
    How to Connecting Xilinx FPGAs to the Philips
    2022-08-14 17:50:57下载
    积分:1
  • LatticeECP3_SERDES_PCS_使用指南
    LatticeECP3 SERDES/PCS 使用指南(LatticeECP3 SERDES/PCS usage guide)
    2017-06-13 13:57:27下载
    积分:1
  • sd_slave_device
    verilog source code for SD card SLAVE DEVICE IP-Core
    2021-04-12 22:18:56下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载