网站首页

基于Verilog HDL的完整数字跑表工程，在试验机台上运行验证通过了的。用8位7段数码管分别显示微妙，秒，分。有开始，暂停，复位功能。学习...

于 2022-12-27 发布文件大小:557.99 kB

 0  141

下载积分: 2 下载次数: 1

我要下载

代码说明：

基于Verilog HDL的完整数字跑表工程，在试验机台上运行验证通过了的。用8位7段数码管分别显示微妙，秒，分。有开始，暂停，复位功能。学习VerilogHDL的经典例子，添加了显示功能。-Complete Verilog HDL-based digital stopwatch works in the test machine is running verify pass the platform. With 8-bit 7-segment digital tube showed the delicate, seconds, minutes. Has started, pause, reset. Learning VerilogHDL classic example of adding a display.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

am
基于FPGA的用verilog语言写的，改程序可产生不同调制系数和不同频率的AM波，长按按键切换调制度25 、50 、75 和短按按键切换调制信号频率1k、1.5k、2k、2.5k.(Based on the FPGA using verilog language, change the program can produce different coefficients and different frequency modulated AM wave, long press the button to switch the modulation of 25 , 50 , 75 and short press button to switch the modulation signal frequency 1k, 1.5k, 2k, 2.5k.)

2013-10-14 22:14:56下载

积分：1
VHDL实现的读取和写入SDRAM的程序代码，学习的人可以参考下
VHDL实现的读取和写入SDRAM的程序代码，学习的人可以参考下-VHDL implementation SDRAM read and write program code, can refer to the following study

2023-03-19 17:05:04下载

积分：1
M_SSB_100
由乘法器组成单边带信号产生的仿真源代码 msm (Composed of single sideband signal by the multiplier generated simulation source code msm)

2007-07-25 14:59:29下载

积分：1
xilinx原语的使用方法
说明： Xilinx原语的使用介绍，特别全面，希望对大家有所帮助，(Introduction to the use of Xilinx primitives, particularly comprehensive,I hope it will be helpful to you all.)

2019-04-16 22:50:07下载

积分：1
-

2022-03-20 08:41:04下载

积分：1
math_real
in this code very useful for designing real number concept

2013-11-19 19:54:40下载

积分：1
tr_wave
FPGA编写的三角波发生器，可以产生100HZ～500KHZ以上的三角波，波形稳定(FPGA prepared triangular wave generator, can produce more than 100HZ ~ 500KHZ triangle wave, waveform stability)

2007-08-25 03:15:38下载

积分：1
UVM实战_卷Ⅰ
说明：本书纸版由机械工业出版社于2014年出版，张强编著，电子版由华章分社（北京华章图文信息有限公司）全球范围内制作与发行(The book was published in paperback by China machine press in 2014, and edited by zhang qiang. The electronic version was produced and distributed worldwide by huazhang branch (Beijing huazhang graphic information co., LTD.))

2020-10-12 23:07:32下载

积分：1
带FIFO的ov7670 FPGA应用程序，经测试可用
这是用Verilog编写的OV7670摄像头驱动代码，带FIFO，经测试可用。(This is written in Verilog OV7670 camera driver code, with FIFO, tested available.)

2021-04-08 21:19:00下载

积分：1
TechAss-2006
un controller pi par le langage VHDL xilinx ise design 13.2

2013-12-16 22:53:24下载

积分：1

696516资源总数
106783会员总数
25今日下载

基于Verilog HDL的完整数字跑表工程，在试验机台上运行验证通过了的。用8位7段数码管分别显示微妙，秒，分。有开始，暂停，复位功能。学习...

0 个回复

热门标签

热门下载

基于Verilog HDL的完整数字跑表工程，在试验机台上运行验证通过了的。 用8位7段数码管分别显示微妙，秒，分。 有开始，暂停，复位功能。 学习...

0 个回复

热门标签

热门下载

基于Verilog HDL的完整数字跑表工程，在试验机台上运行验证通过了的。用8位7段数码管分别显示微妙，秒，分。有开始，暂停，复位功能。学习...