登录
首页 » VHDL » FPGA开发板上实现秒表计数器功能

FPGA开发板上实现秒表计数器功能

于 2023-01-08 发布 文件大小:1.16 MB
0 108
下载积分: 2 下载次数: 1

代码说明:

这是我上大三时的电子设计题目,叫秒表的功能实现。利用ISE软件进行编程,代码是VHDL语言的,可以实现时(0-9)分(0-59)秒(0-59)即最大10小时的计数,对于不同开发板,可以适当修改代码,使之成为更加广泛的计数器。代码纯原创,请下载。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 这是一个HDB3编码器,可以将普通的二进制序列转化为符合HDB3编码规则的双极性序列...
    这是一个HDB3编码器,可以将普通的二进制序列转化为符合HDB3编码规则的双极性序列-This is a HDB3 encoder, can be transformed into an ordinary binary sequences in order to comply with the rules of HDB3 bipolar coding sequence
    2022-12-15 13:45:03下载
    积分:1
  • router_routing
    片上网络NOC基于fpga实现的,routing模块。(NOC-chip networks realized fpga-based, routing module.)
    2021-03-03 17:19:32下载
    积分:1
  • XAPP_585
    XAPP585 serdes_1_to_7 and serdes_7_to_1 data
    2021-02-04 13:49:57下载
    积分:1
  • 上海大学 Verilog PPT 适合初学者看 推荐
    上海大学 Verilog PPT 适合初学者看 推荐 -Shanghai University Verilog PPT look recommended for beginners
    2022-04-19 13:38:15下载
    积分:1
  • sed1335
    design the connecter between dsp and sed12
    2008-08-09 20:36:13下载
    积分:1
  • add
    浮点加法器的用Verilog实现,32位的浮点加法器(Floating point adder Verilog)
    2021-02-28 12:49:35下载
    积分:1
  • 这个代码是Verilog HDL。
    this Code is in verilog HDL. This Code is for piplined processor with 4 opcode. this will work in three cycle latch, decode and exicute.. test bench for xilinx ise is laos given
    2022-02-12 09:39:12下载
    积分:1
  • keyscan
    利用VHDL语言编写的4*4键盘扫描程序,经过测试,可以放心使用。(Using VHDL language 4* 4 keyboard scanning procedures, tested, safe to use.)
    2013-09-28 21:48:45下载
    积分:1
  • A-law Encoder (VHDL)
    2022-01-21 03:32:31下载
    积分:1
  • SPI串口的内核实现spicore SPI串口的内核实现spicore
    SPI串口的内核实现spicore SPI串口的内核实现spicore-SPI string mouth essence realizes spicore the SPI string mouth essence to realize spicore the SPI string mouth essence to realize spicore
    2023-06-28 18:20:03下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载