-
USB 1.1 PHY的代码，verilog语言
USB 1.1 PHY的代码，verilog语言
USB 1.1 PHY的代码，verilog语言
USB 1.1 PHY的代码，verilog语言-USB 1.1 PHY code, verilog language USB 1.1 PHY code, verilog language
- 2022-01-25 23:39:51下载
- 积分：1
-
msp430x41x
低电源电压范围为1.8 V至3.6 V
超低功耗：
- 主动模式：280μA，在1 MHz，2.2伏
- 待机模式：1.1μA
- 关闭模式（RAM保持）：0.1μA
五省电模式
欠待机模式唤醒
超过6微秒
16位RISC架构，
125 ns指令周期时间
12位A/ D转换器具有内部
参考，采样和保持，并
AutoScan功能
16位Timer_B随着三† 或七‡
捕捉/比较随着阴影寄存器
具有三个16位定时器A
捕捉/比较寄存器
片上比较器
串行通信接口（USART），
选择异步UART或
同步SPI软件：
- 两个USART（USART0 USART1）的†
- 一个USART（USART0）‡
掉电检测
电源电压监控器/监视器
可编程电平检测
串行板载编程，
无需外部编程电压
安全可编程代码保护
融合(Low Supply-Voltage Range, 1.8 V to 3.6 V
Ultralow-Power Consumption:
− Active Mode: 280 µ A at 1 MHz, 2.2 V
− Standby Mode: 1.1 µ A
− Off Mode (RAM Retention): 0.1 µ A
Five Power Saving Modes
Wake-Up From Standby Mode in Less
Than 6 µ s
16-Bit RISC Architecture,
125-ns Instruction Cycle Time
12-Bit A/D Converter With Internal
Reference, Sample-and-Hold and
Autoscan Feature
16-Bit Timer_B With Three† or Seven‡
Capture/Compare-With-Shadow Registers
16-Bit Timer_A With Three
Capture/Compare Registers
On-Chip Comparator
Serial Communication Interface (USART),
Select Asynchronous UART or
Synchronous SPI by Software:
− Two USARTs (USART0, USART1)†
− One USART (USART0)‡
Brownout Detector
Supply Voltage Supervisor/Monitor With
Programmable Level Detection
Serial Onboard Programming,
No External Programming Voltage Needed
Programmable Code Protection by Security
Fuse)
- 2012-05-31 15:26:33下载
- 积分：1
-
这是一个HDB3的译码器，实现从HDB3双极性码到高低电平二值序列的转化...
这是一个HDB3的译码器，实现从HDB3双极性码到高低电平二值序列的转化-This is a decoder of the HDB3, HDB3 bipolar from high-low-level code to the conversion of binary sequences
- 2022-03-23 10:36:34下载
- 积分：1
-
blessing3.9.6
Blessing_3_v3_9_6稳定盈利set，仅限AUDNZD货币对，周期M1。
使用本压缩包内的SET，LAF默认是15，根据历史测试来看具有较大的风险，需要手动规避数据。
合理设置为LAF=8，请自行设置和调试，找到自己合适的风险值。
(Blessing_3_v3_9_6 stable profit set, only AUDNZD currency pairs, cycle M1.
Use this package in the SET, the default is 15 fans, according to the angles of history test has great risk, need to avoid data manually.
Reasonable set to fans = 8, please make your own setting and debugging, find their proper risk value.)
- 2015-04-15 22:45:03下载
- 积分：1
-
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过...
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF-digital phase-locked loop PLL design source, in which Fi is the input frequency (receive data), the digital technology in the field of communications is widely used, the cases described in VHDL as a PLL reference source has been tuned. Compiler synplicty.Fo (Q5) is the local output frequency. Objective is to extract data input clock signal (Q5), its frequency and data rate line, the clock rising edge of the data locked up and the descending; Top-level document is PLL.GDF
- 2022-02-01 22:27:36下载
- 积分：1
-
I2C的VHDL源码，从机模式，编译通过。
I2C的VHDL源码，从机模式，编译通过。-I2C the VHDL source code, from the mode, the compiler through.
- 2023-01-11 08:00:03下载
- 积分：1
-
vhdl 中各种数据类型的转换实现,可以调用函数库实现
vhdl 中各种数据类型的转换实现,可以调用函数库实现-date type change
- 2022-03-18 06:02:30下载
- 积分：1
-
FMS-Labor-3
MICarrayWeights and MICarrayplot
- 2011-06-20 17:57:00下载
- 积分：1
-
Verilog-learning-experience
初学学习verilog的经验，可以帮助新手以正确的思维方式，学习方法学习。(Verilog learning experience)
- 2013-09-30 09:51:04下载
- 积分：1
-
vhdl,七段数码管驱动程序，完成数字显示功能
vhdl,七段数码管驱动程序，完成数字显示功能-vhdl, seven-segment digital tube driver, complete the digital display
- 2022-03-19 02:05:40下载
- 积分：1
