网站首页

频率计介绍了用VHDL语言编写的频率计的程序，详细编写了如何测频，如何计数频率。...

于 2023-05-28 发布文件大小:6.10 kB

 0  162

下载积分: 2 下载次数: 1

我要下载

代码说明：

频率计介绍了用VHDL语言编写的频率计的程序，详细编写了如何测频，如何计数频率。-Cymometer introduce VHDL language with the frequency of the procedure in detail how to prepare a frequency measurement, how to count the frequency.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FPGA
FPGA设计中的时序分析及异步设计注意事项 (FPGA design timing analysis and design considerations for asynchronous)

2011-08-15 22:02:50下载

积分：1
dazhuankuai
基于FPGA设计的经典打砖块小游戏。游戏简单易玩。(FPGA design based on the classic Arkanoid game. Game easy to play.)

2013-11-26 09:40:37下载

积分：1
用verilog编写的1024点的fft快速傅立叶变换
用verilog编写的1024点的fft快速傅立叶变换-Verilog prepared using 1024 point fft Fast Fourier Transform

2022-05-07 18:57:45下载

积分：1
ADPCM
说明： APPCM算法和AD/DA芯片驱动在CPLD中的实现，已在实际硬件中测试OK，quartus2环境(APPCM algorithm and AD/DA chip in the drive to achieve in the CPLD has been tested in actual hardware OK, quartus2 environment)

2009-08-22 10:07:03下载

积分：1
adder8
8位加法器源代码，vivado实现编写。(8 adder Source, vivado achieve write.)

2015-12-01 20:35:55下载

积分：1
can_controller
基于FPGA的VHDL，can总线控制的设计与实现，在ISE下弄的。(FPGA-based VHDL, can control the design and implementation of the bus, get under the ISE' s.)

2011-05-05 23:32:25下载

积分：1
seven_lcd
七段数码管显示的时钟程序VHDL代码 ISE编译环境(SEVEN seg VHDL ISE CLOCK)

2009-12-08 11:09:15下载

积分：1
06219426Spartan3E
VHDL汇编语言原理及源代码。spartan 3e开发板试用。(VHDL language.)

2011-02-10 09:41:12下载

积分：1
wp_max_flash
FPGA中FLASH配置控制源码,VHDL和Verilog(FPGA source code in the FLASH configuration control, VHDL and Verilog)

2007-12-11 15:57:15下载

积分：1
VHDL语言，设计一个在DE2平台的8个七段数码管上循环显示HELLO的程序
VHDL语言，设计一个在DE2平台的8个七段数码管上循环显示HELL0的程序，采用按键控制循环的速度，慢速循环时间间隔为1S，快速循环时间间隔为200ms。(VHDL language, design a platform in the DE2 8 segment digital tube display HELL0 program cycle, the speed control loop using keys, slow cycle time interval for the 1S, fast cycle time interval is 200ms.)

2020-07-08 20:28:56下载

积分：1

696516资源总数
106415会员总数
3今日下载

频率计介绍了用VHDL语言编写的频率计的程序，详细编写了如何测频，如何计数频率。...

0 个回复

热门标签

热门下载