网站首页

加法器（使用verilog编写的）,虽然简单，但是这也是学习verilog最基础的东西！希望大家一起学习！...

于 2023-07-08 发布文件大小:131.22 kB

 0  85

下载积分: 2 下载次数: 1

我要下载

代码说明：

加法器（使用verilog编写的）,虽然简单，但是这也是学习verilog最基础的东西！希望大家一起学习！-The accumulator (uses the verilog compilation), although it is simple, but this also is studies most foundation of the verilog! Hopes everybody studies together!

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

VHDL
控制电话信令完成忙碌等待回铃音振铃等(Signaling complete control over telephone ring so busy waiting ringback tone)

2010-10-22 20:11:38下载

积分：1
i2sound_volume_control
通过代码控制音频编/解码硬件芯片WM8731，通过按键控制音频输出的音量(Audio codec hardware chip WM8731 is controlled by code, and audio output volume is controlled by keys.)

2018-11-27 14:39:51下载

积分：1
LabVIEW 8.6的Spartan3E FPGA的LED
spartan3e led fpga labview 8.6

2022-02-04 01:56:59下载

积分：1
stepper_motor
control stepper motor by fpga card with vhdl program

2012-01-08 02:34:17下载

积分：1
spi_interface
spi通用串行总线，4线控制，可读写操作(SPI universal serial bus, 4-wire control, readable and writable operation)

2019-04-29 12:37:55下载

积分：1
DDR (double rate) SDRAM controller reference design Verilog code, can be directl...
DDR（双速率）SDRAM控制器参考设计verilog代码，可以直接用的，很好的-DDR (double rate) SDRAM controller reference design Verilog code, can be directly used, very good

2022-11-05 09:15:03下载

积分：1
s3esk_cpld_design
Spartan-3E板卡XC2C64A CPLD 的代码(the XC2C64A CPLD on the Spartan-3E Starter Kit boards)

2009-12-01 00:40:17下载

积分：1
-

2022-03-20 08:41:04下载

积分：1
本实施multilplier在vhdl.this源代码是有用的电脑学习…
this implemented multilplier in vhdl.this source code is useful for computer student and hardware engineering.-this is implemented multilplier in vhdl.this source code is useful for computer student and hardware engineering.

2022-01-31 00:27:28下载

积分：1
buffer for in/out data.
buffer for in/out data.

2023-02-22 20:05:04下载

积分：1

696518资源总数
105547会员总数
4今日下载

加法器（使用verilog编写的）,虽然简单，但是这也是学习verilog最基础的东西！希望大家一起学习！...

0 个回复

热门标签

热门下载