网站首页

加法器（使用verilog编写的）,虽然简单，但是这也是学习verilog最基础的东西！希望大家一起学习！...

于 2023-07-08 发布文件大小:131.22 kB

 0  26

下载积分: 2 下载次数: 1

我要下载

代码说明：

加法器（使用verilog编写的）,虽然简单，但是这也是学习verilog最基础的东西！希望大家一起学习！-The accumulator (uses the verilog compilation), although it is simple, but this also is studies most foundation of the verilog! Hopes everybody studies together!

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

LMS
least mean square algo implemented on verilog

2017-11-01 05:01:56下载

积分：1
e_BIU
说明： isa MEMORY PLAN eu biu asm

2020-06-25 19:20:02下载

积分：1
VHDL-100-examples
VHDL 的100例程代码，能够使你熟练掌握VHDL语言的编写(100 routines of VHDL code, enabling you to master the preparation of the VHDL language)

2012-07-31 11:17:51下载

积分：1
oc_i2c_master_top_v92
I2C IP for Quartus V9.0 sp2, can used in SOPC builder.

2009-10-10 10:43:18下载

积分：1
基于fpga的多功能数字时钟的实现，已经编译过了，绝对可行
基于fpga的多功能数字时钟的实现，已经编译过了，绝对可行-fpga-baseed clock

2022-02-04 17:16:32下载

积分：1
NAND flash控制器VHDL代码
该资料为基于FPGA 的NAND flash控制器研究，语言为VHDL，代码已通过仿真验证

2022-01-25 21:00:37下载

积分：1
Image-Compress-FPGA_DSP
比较详细的阐述了图像压缩的原理,并基于DSP和VHDL实现该系统,最后在FPGA上通过.(More detailed exposition of the principles of image compress, and VHDL-based implementation of the system, and finally in the FPGA.)

2013-11-13 15:17:01下载

积分：1
dwt2d_latest[1].tar
说明：小波变换的开源代码（Verilog HDL）包括有测试文件，本人看过，挺好。(code of dwt)

2020-12-15 19:39:13下载

积分：1
基于交叉开关的路由器
路由器是Noc的重要组成部分。本文实现了一个简单的Noc路由器。该路由器的主要单元包括FIFO缓冲区、路由单元、控制单元、交叉开关和仲裁单元。在这种情况下，使用XY路由算法。这里没有使用流量控制机制。仲裁器的输出决定了纵横开关的选择线。这里5到1个mux构成一个纵横制交换机。有5个仲裁单位。存在5个路由逻辑单元。每个端口都有自己的路由单元。路由单元的输出包括本地、北、南、东和西。ie输出是一个5位向量。此输出的第0位表示本地端口，第1位表示北，第2位表示南等。对于本地仲裁器输入，是所有t的第0位

2023-03-10 19:25:03下载

积分：1
16QAM
说明：在quartus上运行16QAM仿真，实现在modelsim上的波形仿真(Running 16QAM simulation on quartus)

2020-04-27 18:24:11下载

积分：1

696524资源总数
103920会员总数
65今日下载

加法器（使用verilog编写的）,虽然简单，但是这也是学习verilog最基础的东西！希望大家一起学习！...

0 个回复

热门标签

热门下载