网站首页

加法器（使用verilog编写的）,虽然简单，但是这也是学习verilog最基础的东西！希望大家一起学习！...

于 2023-07-08 发布文件大小:131.22 kB

 0  107

下载积分: 2 下载次数: 1

我要下载

代码说明：

加法器（使用verilog编写的）,虽然简单，但是这也是学习verilog最基础的东西！希望大家一起学习！-The accumulator (uses the verilog compilation), although it is simple, but this also is studies most foundation of the verilog! Hopes everybody studies together!

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FIFO
fifo程序代码，程序编写，测试仿真图形，方便，比较实用(fifo code, programming, testing, simulation graphics, convenient and more practical)

2016-03-16 10:06:12下载

积分：1
Building the CPU datapath
Building the CPU datapath

2022-07-24 12:10:47下载

积分：1
vhdl_course_tw_CIC
台湾IC中心VHDL讲义，内容详细，适合IC前端设计参考(Taiwan s IC Center VHDL handouts, detailed reference design for front-end IC)

2011-01-10 19:06:38下载

积分：1
5.7
设计一个简单的FIR滤波器，并按要求确定滤波器的系统函数。(Design a simple FIR filter, and determine the filter according to the requirement of system function.)

2015-04-17 18:26:49下载

积分：1
Endat_2
Endat slave interface

2021-04-21 19:38:49下载

积分：1
paper7
分数阶Unscented卡尔曼滤波器研究.pdf(Fractional Unscented Kalman filter pdf)

2012-12-27 21:00:41下载

积分：1
Block-cipher-lock
密码锁verilog源代码，包括四个七段数码管显示模块，设置密码以及输入密码校验模块(Password lock Verilog source code, including four of seven digital tube display module, set the password and password verification module)

2014-01-11 23:57:19下载

积分：1
JIAOTONGDENG
用VERILOG实现交通灯控制，且运行正确，希望有帮助(Use VERILOG implementation traffic light control, and operation right, hope to have help)

2014-01-05 20:38:03下载

积分：1
VHDL学习手册
VHDL学习手册-VHDL study manual

2022-06-12 04:27:07下载

积分：1
stopwatch-based-on-VHDL
基于VHDL的电子秒表的设计，使用VHDL语言描述一个秒表电路，利用QuantusII软件进行源程序设计，编译，仿真，最后形成下载文件下载至装有FPGA芯片的实验箱，进行硬件测试，要求实现秒表功能。(Design of electronic stopwatch based on VHDL)

2013-11-27 15:42:41下载

积分：1

696518资源总数
106174会员总数
31今日下载

加法器（使用verilog编写的）,虽然简单，但是这也是学习verilog最基础的东西！希望大家一起学习！...

0 个回复

热门标签

热门下载