登录

最新会员 最新下载

头像 MathWork...

成为了本站VIP会员

05月09日 16:51
头像 松坂砂糖

成为了本站VIP会员

05月09日 14:47
头像 震三江ヽ

成为了本站VIP会员

05月08日 20:16
头像 BE FORGO...

成为了本站VIP会员

05月08日 10:54
头像 Omaxu

成为了本站VIP会员

05月07日 09:50
头像 张安山

成为了本站VIP会员

04月30日 12:23
已选条件
  1. 编程语言：Verilog
  2. 代码类别：所有
  3. 发布时间：不限
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

▍1. 基于VERILOG的小数分频

利用VERILOG语言，实现一种小数分频！可以修改分频比！

1
下载
24
浏览
2023-07-28发布
Verilog Verilog

▍2. viterbi 译码 工程文件

在国外网站搜索的好东西，一起分享。内部含有verilog格式的源代码。很有参考价值。

1
下载
22
浏览
2023-07-28发布
Verilog Verilog

▍3. dds

dds叫数字频率合成计，是一种在FPGA广泛使用的信号生成方式，根据频率可控，比一般的信号优点很多。

1
下载
21
浏览
2023-07-28发布
Verilog Verilog

▍4. ARM _科拉

5个arm核arm6_verilog,arm7_verilog_1,arm7_VHDL,Core_arm_VHDL,nnARM01_11_1_3 arm6_verilog.rar 一个最简单的arm内核，verilog写的，有点乱 arm7_verilog_1.rar J. Shin用verilog写的arm7核心，结构良好，简明易懂 nnARM01_11_1_3.zip.zip nnARM开源项目，国防科技大学牛人ShengYu Shen写的，原来放在opencores上，因为写得太好了，后被ARM公司封杀~~这里是目前我能找到的最终版本了~ Core_arm_VHDL.rar VHDL语言实现的arm内核，可以在http://www.opencores.org/project,core_arm下载到，不过还不是非常完整，有些小bug ARM7_VHDL.rar Ruslan Lepetenok用VHDL写的arm内核，也非常不错

1
下载
19
浏览
2023-07-26发布
Verilog Verilog

▍5. 基于同步FIFO的异步串口通信发送机的设计与实现

资源描述该程序是在同步FIFO的基础上实现了异步串口通信发送机的功能，首先通过数据产生模块产生数据缓存到FIFO中，然后UATR的tx模块通过检测FIFO中的数据，并将数据发送出去。

2
下载
24
浏览
2023-07-24发布
Verilog Verilog

▍6. 流水线的 FFT/IFFT 64 点处理器

64 - 点基数8 FFT。  正向和反向FFT。  流水线型模式操作中，每个结果被输出在一个时钟周期内，从潜延迟  输入到输出等于163个时钟周期，同时装载/卸载的支持。  输入数据，输出数据，与系数宽度参数化的范围为8〜16。  两个和三个数据缓冲器被选中。   FFT的10位数据和系数宽度计算赛灵思FPGA XC4SX25-12在  250MHz的时钟周期，并在Xilinx FPGA的XC5SX25-12以300MHz的时钟周期，  分别。   FFT单元为10位的数据和系数，和2个数据缓冲器占用1513 CLB切片，4-  DSP48模块，并在Xilinx公司X2,5千比特的RAM  C4SX25 FPGA和700的CLB切片4DSP48E块，并在Xilinx公司XC5SX25 FPGA2,5千比特的RAM，数据缓冲器是  在

1
下载
23
浏览
2023-07-23发布
Verilog Verilog

▍7. 低功率 MAC 单元的 VLSI 设计与实现

在大部分的数字信号处理 (DSP) 应用程序的关键操作是乘法和积累。实时信号处理要求高速度 和低功耗的高吞吐量乘数-蓄能器 (MAC) 股，始终是以实现高性能数字信号处理系统的关键。 这项工作的目的是，设计和执行的一个低功率 MAC 单位与块技术扶持，以节省电源。首先，1 位 MAC 单元而设计，用适当 几何图形，使功率优化、 区域和延迟。在管道阶段在延迟 MAC 单位估计基于控制单元为了控制数据 用于低功率的 MAC 块之间的流量。同样，N 位 MAC 单元设计和使用，使流水线的阶段控制逻辑的低功耗控制 适当的时间。设计的加法器单元格具有优势的业务速度高，小晶体管计数和低功耗。MAC 在 0.18um 上实现 CMOS 技术 使用节奏演奏家工具。在各种体系结构中的此文件 alsoinvestigates 乘数和加法器哪些是适合高吞吐量信号的实现

1
下载
20
浏览
2023-07-22发布
Verilog Verilog

▍8. AD_TLC549驱动程序

AD_TLC549驱动程序，Verilog开发，输出控制led点亮。

1
下载
23
浏览
2023-07-21发布
Verilog Verilog

▍9. 10进制的FPGA数字计数器

本程序可以在DE1-SOC的实现10进制的FPGA数字计数器

1
下载
17
浏览
2023-07-19发布
Verilog Verilog

▍10. APB 协议

APB主机和从机中的Verilog实现。主机和从机的状态机设计，AHB主要用于低带宽外设。

1
下载
24
浏览
2023-07-17发布
Verilog Verilog

▍11. 可以在运行时更改 PWM 占空比和期间

•作为一个 PWM 或一个定时器工作。 • 16 位的主要计数器。 • PWM/计时器可以选择横臂接口时钟或外部时钟作为工作时钟之间。 • PWM 可以选择专用的责任周期输入或内部寄存器之间作为源的占空比. •责任比和周期可以在运行时改变。 •主持通过横臂奴隶界面。 •工作时钟可以降低时钟频率到最多 1/65535 或的原始频率。 •期间登记册也作为计时器目标寄存器模块时在定时器模式。

1
下载
21
浏览
2023-07-14发布
Verilog Verilog

▍12. Nexys 4 7 段显示器

这是一个简单的方式来创建一个 verilog 模块为 7 段的目的，是很容易阅读和它可以测试您的 nexys 4 对 FPGA。

1
下载
20
浏览
2023-07-11发布
Verilog Verilog

▍13. verilog 实现ML检测算法

应用背景基于ZC706和AD9361实现MIMO无线信号的检测，接收端采用最大似然检测算法实现信号的检测。检测出发射端发送额BPSK信号。当然也可以是QPSK，16QAM,64QAM等信号。关键技术接收端需要进行信号的粗同步检测、精同步检测，粗频偏估计、精频偏估计和频偏补偿，信道估计，残留相位跟踪和最大似然检测算法来检测出发射信号。

1
下载
25
浏览
2023-07-09发布
Verilog Verilog

▍14. Q8051

Quick Cores 的Q8051，带JTAG接口，编译时提示调试模块缺少TRACE模块。

1
下载
19
浏览
2023-07-08发布
Verilog Verilog

▍15. 一种新型基于双口ram的异步fifo

应用背景传统的异步FIFO,把读写地址信号同步后再进行同步比较以产生空满标志，工作频率低、面积大;由于读写地址的每一位都需要两级同步电路，大量使用寄存器必然要占用很大的面积。这种方法不适合设计大容量的FIFO。关键技术当读、写指针相等也就是指向同一个内存位置时，FIFO可能处于满或空两种状态，必须区分FIFO是处于空状态还是满状态。本代码的做法是把读、写地址寄存器扩展一位，最高位设为状态位，其余低位作为地址位。当读写指针的地址位和状态位全部吻合时，FIFO处于空状态；当读写指针的地址位相同而状态位相反时， FIFO处于满状态。由于读写指针是读写地址转换成格雷码的形式，状态为为高两位。并且经过了modelsim验证，附带源码和测试代码。

1
下载
18
浏览
2023-07-03发布
Verilog Verilog

▍16. ac_control

模块 ac_con (输出 heater_on、 cooler_on、 fan_on、 输入的 temp_low、 emp_high、 auto_temp、 manual_heat、 manual_cool、 manual_fan） ； 分配 heater_on = (temp_low & auto_temp) |manual_heat ； 分配 cooler_on = (temp_high & auto_temp) |manual_cool ； 分配 fan_on = (加热器上 | cooler_on | manual_fan; endmodule

1
下载
25
浏览
2023-06-27发布
Verilog Verilog

▍17. 液晶显示器的接口

你好，

1
下载
18
浏览
2023-06-27发布
Verilog Verilog

▍18. LCD1602 verilog

LCD1602显示源码，verilog编写，已在版上测试过！可输入字符串显示！！！！！！！！

1
下载
40
浏览
2023-06-25发布
Verilog Verilog

▍19. 同步 fifo （先进先出）

FIFO 是缓冲区的一种特殊类型。名称 FIFO 站第一的先进先出和入缓冲区中，第一次写入的数据第一次出来它的手段。每个内存的数据字所写的第一次也出来第一次当读取内存是先进先出。先进先出的三个种类：移位寄存器 — — 与存储的数据字的恒定数目和因而，读和写操作之间的必要同步 FIFO 因为必须读取数据字，每次一种书面独占读取/写入 FIFO — — 具有可变数量的存储的数据字，和由于内部结构，读和写操作之间的必要同步先进先出并发读/写 FIFO — — 数量可变的存储的数据的言行可能读和写操作之间的异步 FIFO

1
下载
35
浏览
2023-06-25发布
Verilog Verilog

▍20. 直方图均衡化fpga实现

在fpga上实时实现图像的直方图均衡化，有效利用fpga芯片的片内资源，不需要添加片外的存储芯片。本代码是基于ycbcr处理的，其实只对亮度分量进行直方图均衡化，之后同步cb，cr颜色分量，避免偏色问题！代码接口为y,cb,cr,以及行场信号，hs,vs,de.最终的处理效果可以达到在pc机上的效果，但是比pc块很多，几乎可以实时完成处理

1
下载
39
浏览
2023-06-23发布
Verilog Verilog

Copyright© 2019-2024 | Powered by Imdn | 浙ICP备16007336号 | IMDN交流 | 联系客服（QQ：3324461878）

本网站资源收集自网络及网站用户上传，若有侵权请邮件至（3324461878@qq.com），核实后我们会在24小时内删除，谢谢！