登录

最新会员 最新下载

头像 MathWork...

成为了本站VIP会员

05月09日 16:51
头像 松坂砂糖

成为了本站VIP会员

05月09日 14:47
头像 震三江ヽ

成为了本站VIP会员

05月08日 20:16
头像 BE FORGO...

成为了本站VIP会员

05月08日 10:54
头像 Omaxu

成为了本站VIP会员

05月07日 09:50
头像 张安山

成为了本站VIP会员

04月30日 12:23
已选条件
  1. 编程语言：Verilog
  2. 代码类别：所有
  3. 发布时间：不限
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

▍1. FPGA实现百兆MAC发送接收

该部分实现了百兆MAC的数据的收发功能，可直接连接MII接口的PHY芯片，进行通信，设计是基于国半的DP83849双口PHY进行开发，并进行过大量实例测试；应用中有问题可随时联系

1
下载
14
浏览
2023-08-19发布
Verilog Verilog

▍2. 快速傅里叶变换用Verilog

在计算机科学中的术语，我们可以说他们的算法复杂度为O（n2），因此是一种非常有效的方法。如果我们不能做任何比这更好的DFT不实用的DSP应用多数是非常有用的。然而，有许多不同的快速傅里叶变换（FFT）的算法，使计算速度更快比DFT信号的傅里叶变换。

2
下载
25
浏览
2023-08-19发布
Verilog Verilog

▍3. I2C 异步子设备

这代码是 I2C 子设备。给定的 I2C 设备是异步的可以用来通电，数字逻辑的其余部分。也可以用作 SMBus 设备。

1
下载
17
浏览
2023-08-18发布
Verilog Verilog

▍4. FPGA基于PCIE的DMA测试

利用ISE工具，完成对v6系列的FPGA上PCIE以及DMA数据测试仿真，可以通过编译产生仿真波形，也可以根据自己的开发板烧录到自己的板子上

1
下载
18
浏览
2023-08-18发布
Verilog Verilog

▍5. 简易数字频率计

利用FPGA制作的简易数字频率计，简单实用。

1
下载
16
浏览
2023-08-17发布
Verilog Verilog

▍6. 同步FIFO的状态机实现

简单状态机描述的同步FIFO，包括读写计数器，空满标志位的控制。可实现顺序读写数据，包括测试文件，仿真结果正确。 filelist:fifo.v,fifo_test.v

1
下载
16
浏览
2023-08-16发布
Verilog Verilog

▍7. PS2-Verilog程序

这个程序详细的介绍了PS串口的编写，以及键盘的消抖。并显示在数码管上。经仿真验证，程序能够很好的完成设计目的。

1
下载
16
浏览
2023-08-16发布
Verilog Verilog

▍8. fifo

fifo是一种先进先出的缓存器，广泛运用在跨时钟域设计，数据缓存中，根据读写可以同步，也可以异步，是一种非常好用的缓存器。

1
下载
18
浏览
2023-08-14发布
Verilog Verilog

▍9. 温度补偿的bp神经网络实现

使用不怕神经网络做硬件加速，实现温度补偿

1
下载
17
浏览
2023-08-13发布
Verilog Verilog

▍10. verilog 算术逻辑单元

串行进位加法器需要 串行进位加法器需要 串行进位加法器需要 串行进位加法器需要 逐级 进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少迟。 设二进制加法器的第 设二进制加法器的第 设二进制加法器的第 设二进制加法器的第 设二进制加法器的第 i位输入为 位输入为 Xi, Yi, Xi, Yi, Xi, Yi, Xi, Yi, 输出为 输出为 Si, Si, Si, 进位输入为 进位输入为 进位输入为 Ci ，进位输出为 ，进位输出为 ，进位输出为 ，进位输出为 Ci+1 Ci+1则有Si = XiSi = Xi Si = Xi Si = Xi⊕Yi ⊕CiCi+1 Ci+1 = Xi·Yi + Ci += Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci += Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi +

1
下载
18
浏览
2023-08-11发布
Verilog Verilog

▍11. nrf2401 FPGA接口驱动

nrf2401L01 接口驱动 实现接收数据模式 测试可以直接使用

1
下载
16
浏览
2023-08-11发布
Verilog Verilog

▍12. 8051Core的源代码，Verilog编写，包括ALU、存储器、SP、dptr等诸多模块，十分完整。

8051Core的源代码，Verilog编写，包括ALU、存储器、SP、dptr等诸多模块，十分完整，已在Quartus上编译通过，确认无误。

1
下载
20
浏览
2023-08-08发布
Verilog Verilog

▍13. 电梯控制器

一个9层电梯的代码。每层电梯入口处，要求开关1，电梯内设有乘客到达的停止开关的水平。（没有下降的按钮，一楼九楼没有上行键）

1
下载
14
浏览
2023-08-07发布
Verilog Verilog

▍14. Altera Nios 开发项目

Altera SOPC 开发套件，它用 verilog 语言开发。它是有用的 EDA 设计倾向。有三个完整的示例的 SDRAM，led 灯和内皮祖细胞。有逻辑的设计举例。

1
下载
17
浏览
2023-08-07发布
Verilog Verilog

▍15. addersubtractor

AVIAddXSubs是一个简单易用的免费程序，用于转换原始srt文件的字幕视频。如果您的硬件播放机无法直接从srt显示字幕，或者即使这样做，结果也不令人满意，那么它的服务将非常有用。使用AVIAddXSubs并转换srt，您可以使用多种选项来配置有关字体、字体大小的字幕；

1
下载
19
浏览
2023-08-03发布
Verilog Verilog

▍16. Verilog LDPC码

module LDPC (clk,reset,             data_in, data_in_en,             velocity, /*输入信号码率选择*/             data_out, data_out_en,             indication /*输出信号，第一个127要删除前5成7488，指示第一个127*/                );input   clk,reset;input   data_in,data_in_en;input[1:0]  velocity; //码率选择信号output[126:0]   data_out;output  data_out_en;output  indication;

1
下载
14
浏览
2023-08-01发布
Verilog Verilog

▍17. 移位寄存器（右移和左移）

module shiftrne(R,L,E,w,Clock,Q);   parameter n=4;   input [n-1:0]R;   input L,E,w,Clock;   output reg [n-1:0]Q;   integer k;      always@(posedge Clock)   begin     if(L)         Q

1
下载
22
浏览
2023-08-01发布
Verilog Verilog

▍18. URAT串口调试经典程序（Verilog）

URAT串口调试程序，包括串口通信的基本常识，串口通信原理，其中有调试的程序代码，包括调试前准备和上电调试，总之是一个很好的程序，经过仿真和上电调试，符合设计要求。

1
下载
22
浏览
2023-07-31发布
Verilog Verilog

▍19. 基于MIPS指令集的32位CPU设计与Verilog语言实现_单周期CPU

基于MIPS指令集的32位CPU设计与Verilog语言实现的单周期CPU，内含源代码和实验设计报告及实验仿真截图，与大家共享~

2
下载
17
浏览
2023-07-31发布
Verilog Verilog

▍20. h.264解码器Verilog

本代码为h.264解码器的Verilog代码，在本压缩包中包含了全部Verilog代码，亲测成功，可以使用。

1
下载
22
浏览
2023-07-28发布
Verilog Verilog

Copyright© 2019-2024 | Powered by Imdn | 浙ICP备16007336号 | IMDN交流 | 联系客服（QQ：3324461878）

本网站资源收集自网络及网站用户上传，若有侵权请邮件至（3324461878@qq.com），核实后我们会在24小时内删除，谢谢！